布局阶段核心思路：标准单元布局、宏单元布局、I/O PAD布局、布局密度控制、拥塞预估

布局，说白了就是把芯片上所有的元件——标准单元、宏单元、I/O PAD——合理地摆到它们该去的位置。这一步做得好不好，直接决定了后面布线能不能跑通、芯片能不能按时收敛。我做了十几年后端，见过太多项目在布局阶段埋下隐患，最后在布线阶段炸锅。嗯，今天咱们就把这块掰开揉碎了讲清楚。

标准单元是芯片里数量最多的元件，动辄几百万甚至上千万个。它们个头小，但架不住数量多，布局的好坏直接影响时序和功耗。

核心原则：让逻辑关系紧密的单元尽量靠近。说白了，就是“物以类聚”。比如一个加法器链路上的标准单元，如果东一个西一个，走线延迟会大得吓人。

我个人习惯的做法：

我在项目中遇到过一件事：有个模块的标准单元密度到了85%，看起来还行。结果布线时发现局部区域绕线资源不够，硬生生多花了三天手动调整。你想想看，如果当初把密度控制在75%以下，哪来这些麻烦？

小技巧：标准单元布局时，可以留出10%-15%的“呼吸空间”。别把每个角落都塞满，给布线留点余地。

宏单元包括SRAM、ROM、PLL、DSP等大模块。它们面积大、引脚多、走线复杂，布局时稍有不慎就会成为瓶颈。

我建议的宏单元布局顺序：

为什么要这么排？因为时钟信号最敏感，走线长了容易出抖动。SRAM的读写路径多，离逻辑模块太远会拖慢性能。DSP模块通常有固定的数据流向，顺着流向来放最省事。

避坑指南：我曾经把一个SRAM放在了芯片角落，结果它和核心逻辑之间的连线长达3毫米。时序分析时发现这条路径的延迟占了整个周期的40%。后来我学乖了——宏单元布局前，先画一张数据流草图，看看哪些模块之间通信最频繁，把它们放近些。

I/O PAD是芯片和外界通信的接口。它们的位置通常由封装决定，但内部怎么连到这些PAD，布局阶段就得想清楚。

关键考量：

我记得有个项目，客户要求把DDR接口放在芯片左下角，但那个位置旁边正好是一个大功率模块。结果信号完整性分析一跑，眼图惨不忍睹。最后只能加屏蔽环，面积和成本都上去了。嗯，这就是布局阶段没考虑I/O PAD位置的后果。

布局密度，就是单位面积内标准单元占用的比例。密度太高，布线资源不够；密度太低，芯片面积浪费。

经验值参考：

当然，这只是参考值。具体项目还要看模块的复杂度和走线层数。我一般会在布局后跑一次快速布线，看看实际拥塞情况再微调。

核心思路：密度控制不是追求一个固定数字，而是找到“时序能收敛、布线能通过”的那个平衡点。

拥塞，就是某个区域的走线太多，绕线资源不够用。这就像早高峰的十字路口，车多了就堵死。

拥塞预估的方法：

我曾经遇到过一个案例：一个模块的拥塞预估显示红色，但我觉得“应该能过”。结果布线时那个区域真的爆了，绕线器跑了三天都没跑通。最后只能回头调整布局，把部分标准单元挪到别处。那次之后，我再也不敢忽视拥塞预估了。

实用技巧：如果某个区域拥塞严重，可以试试“单元扩散”——把标准单元稍微分散开，或者调整宏单元的朝向，给走线让出通道。

下面这张图总结了布局阶段的核心思路和它们之间的关系。你可以把它当作一张“作战地图”，做布局时对照着检查。

布局阶段，说白了就是一场“资源分配”的游戏。标准单元、宏单元、I/O PAD各自有各自的位置诉求，密度和拥塞则是约束条件。我做了这么多年，最大的体会就是：布局阶段多花一天，布线阶段能省一周。别急着往下走，把这一步做扎实了，后面会顺很多。

最后提醒一句：布局不是一次性的工作。做完初步布局后，一定要跑一次快速时序分析和拥塞检查。发现问题就回头调整，别等到布线阶段再后悔。嗯，这都是我用加班换来的教训。

可可精品资料库