VIP20

本课程属于：004-DFT测试 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

时序检查从入门到熟练

📚 共计 30 章节

时序分析基础

什么是时序分析？为什么需要时序分析？数字电路中的时间概念。

时序路径的组成（起点、终点、组合逻辑）、路径类型（输入到输出、寄存器到寄存器、时钟到输出等）。

建立时间与保持时间

建立时间（Setup Time）定义与检查、保持时间（Hold Time）定义与检查、时序裕量（Slack）概念。

时钟周期、时钟占空比、时钟抖动（Jitter）、时钟偏斜（Skew）、时钟延迟（Latency）。

时钟抖动偏斜

同步电路设计

单时钟域设计、多时钟域设计、跨时钟域同步（CDC）基础概念。

组合逻辑延迟

门延迟、线延迟、扇出对延迟的影响、关键路径分析。

延迟关键路径

时序约束入门

什么是时序约束？为什么要加约束？SDC文件基础。

create_clock约束

定义主时钟、时钟周期、占空比、时钟源。

时钟约束create_clock

set_input_delay / set_output_delay

输入延迟约束、输出延迟约束、参考时钟绑定。

IO约束set_input_delay

set_max_delay / set_min_delay

最大延迟约束、最小延迟约束、异步路径约束。

伪路径定义、跨时钟域伪路径、异步复位伪路径。

false_path异步

set_multicycle_path

多周期路径概念、建立时间多周期、保持时间多周期。

时序分析工具入门

主流工具介绍（PrimeTime、Tempus、Innovus）、工具基本流程。

工具PrimeTime

PrimeTime基本操作

启动PrimeTime、读取设计、读取约束、运行分析。

PrimeTime操作

时序报告解读

建立时间报告结构、保持时间报告结构、路径组、端点信息。

时序路径优化

插入缓冲器、调整驱动强度、逻辑重组、流水线插入。

时钟树综合（CTS）基础

时钟树概念、时钟树结构、时钟树延迟平衡。

时钟树综合对时序的影响

时钟偏斜优化、时钟延迟控制、时钟树质量指标。

片上变异（OCV）

OCV概念、OCV系数、derate因子设置、悲观度控制。

先进时序分析技术

AOCV、POCV、统计静态时序分析（SSTA）。

跨时钟域（CDC）深度分析

同步器设计（双级触发器、三级触发器）、握手协议、异步FIFO。

CDC同步器异步FIFO

异步复位与同步释放

异步复位问题、同步释放电路设计、复位树时序分析。

复位同步释放

低功耗时序分析

多电压域设计、电平转换器、电源关断（Power Gating）时序。

低功耗多电压

时序收敛策略

时序收敛流程、迭代优化方法、ECO修复。

工艺角与工作条件

工艺角（TT、SS、FF）、电压温度条件、最差情况分析。

时序库（Liberty）基础

库文件结构、时序模型（NLDM、CCS）、查找表解读。

线延迟模型（WLM、RC）、Elmore延迟模型、有效电容模型。

延迟WLMElmore

时序验证与签核

Signoff标准、时序收敛检查、DRC/LVS与时序关系。

一个简单模块的时序约束与分析全流程。

实战全流程

时序分析进阶与趋势

机器学习在时序中的应用、先进工艺节点挑战、3D IC时序问题。