VIP20

本课程属于：003-Chiplet封装 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

EDA后端从基础到实战

📚 共计 30 章节

EDA后端概述

什么是EDA后端、芯片设计流程全貌、后端在流程中的位置、主流EDA工具介绍（Synopsys/Cadence/Mentor）

Linux基础与EDA环境搭建

Linux常用命令、文件系统、Shell脚本基础、EDA工具安装与License配置、环境变量设置

逻辑综合基础

综合的概念与目的、RTL到门级网表的转换、综合库（Liberty）介绍、综合约束（SDC）入门

Design Compiler实战

DC启动与脚本结构、时序约束设置、面积与功耗优化策略、综合报告解读

静态时序分析（STA）入门

STA基本概念、时序路径分类、建立时间与保持时间、OCV与CRPR

PrimeTime实战

PT启动与脚本、时序报告分析、修复时序违例、多模式多角分析（MMMC）

可测试性设计（DFT）基础

DFT概念、扫描链插入、ATPG原理、Boundary Scan

DFT Compiler与TetraMAX实战

扫描链综合、测试向量生成、故障覆盖率分析、诊断与调试

布局规划（Floorplan）基础

芯片面积估算、I/O规划、宏单元（Macro）摆放、电源网络规划

IC Compiler II布局规划实战

初始化设计、I/O Pad布局、Macro摆放策略、电压区域划分

电源网络综合（Power Grid）

电源网络设计目标、IR Drop分析、电源环与电源条带设计、EM规则检查

标准单元布局（Placement）

布局目标与算法、Congestion分析、时序驱动布局、功耗驱动布局

PlacementCongestion

IC Compiler II布局实战

Placement命令与流程、优化时序与拥塞、In-Place Optimization、布局质量评估

时钟树综合（CTS）基础

时钟树概念、时钟偏差与抖动、时钟树结构、时钟树约束

IC Compiler II时钟树综合实战

CTS脚本编写、时钟树优化、时钟门控、Post-CTS时序分析

布线（Routing）基础

布线目标与算法、全局布线与详细布线、布线层与通孔、天线效应

IC Compiler II布线实战

Routing命令与流程、时序驱动布线、信号完整性优化、布线后修复

物理验证（Physical Verification）基础

DRC与LVS概念、设计规则检查、版图与原理图一致性检查

Calibre DRC/LVS实战

Calibre运行流程、DRC规则文件解读、LVS对比调试、常见错误修复

寄生参数提取（RC Extraction）

寄生参数对时序的影响、提取工具（StarRC/QRC）、提取模式与精度、寄生参数文件格式（SPEF/DSPF）

StarRC配置与运行、寄生参数网表生成、与PrimeTime集成、精度与速度权衡

签核级静态时序分析

Signoff STA流程、时序收敛策略、ECO修复方法、多电压域时序分析

功耗分析（Power Analysis）

动态功耗与静态功耗、功耗分析流程、功耗优化技术、多阈值单元

功耗低功耗

Redhawk/Voltus功耗分析实战

功耗分析设置、IR Drop分析、电迁移分析、功耗优化建议

形式验证（Formal Verification）

等价性检查概念、LEC工具介绍、RTL-to-Gate验证、Gate-to-Gate验证

Formality实战

Formality设置与运行、对比点匹配、验证结果分析、常见问题调试

Formality验证

ECO（工程变更指令）流程

ECO概念与分类、Functional ECO与Timing ECO、ECO实现方法

IC Compiler II ECO实战

ECO脚本编写、网表修改、物理实现ECO、验证ECO结果

芯片流片（Tapeout）流程

Tapeout检查清单、GDSII输出、Mask数据准备、Signoff文档

EDA后端项目实战

综合项目案例、从RTL到GDSII全流程、常见问题与解决方案、职业发展建议

项目全流程