VIP20

本课程属于：003-Chiplet封装 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

规则检查与设计验证

📚 共计 30 章节

规则检查概述

什么是设计规则检查（DRC）· DRC在芯片设计流程中的位置· DRC的重要性与目的

DRC规则文件解析

规则文件格式（SVRF/TCL）· 常见规则语句（WIDTH/SPACING/AREA）· 层次化规则定义

DRC工具使用入门

主流DRC工具（Calibre/ICV/Assura）· DRC运行流程· 结果查看与调试

DRC常见错误与修复

最小宽度/间距违例· 天线效应· 密度违例· 修复策略与技巧

设计验证概述

功能验证· 时序验证· 物理验证· 形式验证· 流片前关键作用

验证全流程

功能验证基础

Testbench结构· 激励生成· 结果比对· 覆盖率收集· 验证计划

Testbench覆盖率

SystemVerilog验证语言

数据类型· 接口· 断言· 随机化· 功能覆盖率· OOP基础

UVM验证方法学

UVM框架· driver/monitor/scoreboard· 序列机制· 寄存器模型

时序验证基础

静态时序分析(STA)· 时序路径· 建立/保持时间· 时钟域分析

STA工具使用

PrimeTime· SDC约束· 时序报告解读· 时序收敛策略

形式验证基础

等价性检查· 模型检查· Formality/JasperGold· 断言验证

形式验证等价性

低功耗验证

功耗分析工具· UPF/CPF· 多电压域· 动态/静态功耗

混合信号验证

模拟与数字接口· AMS验证· 数模混合仿真· 验证挑战

AMS混合信号

验证计划与管理

验证计划文档· 任务分解· 进度跟踪· 质量度量

回归测试与自动化

回归流程· 自动化脚本· CI在验证中应用· 测试用例管理

覆盖率驱动验证

代码覆盖率· 功能覆盖率· 合并与分析· 激励生成

立即/并发断言· SVA语法· 断言应用· 调试

VIP概念· 开发流程· 集成· 验证与维护

硬件加速仿真

仿真加速器· 硬件仿真平台· 软硬件协同· 性能优化

FPGA原型验证

FPGA原型流程· 调试技术· FPGA与ASIC验证差异

后仿真验证

后仿真流程· SDF反标· 后仿真调试· 差异分析

验证工具脚本化

Tcl脚本· Python自动化· Makefile管理验证流程

验证数据管理

验证数据库· Git版本控制· 数据追溯· 报告生成

Git数据管理

验证团队协作

团队角色· 代码评审· 验证规范· 知识库

先进工艺节点验证

FinFET挑战· 先进DRC· 光刻效应· 可靠性验证

FinFET先进工艺

硬件安全威胁· 安全验证方法· 信任根· 安全架构

安全信任根

机器学习在验证中的应用

ML辅助覆盖率· 激励生成· DRC· 时序预测

验证方法论演进

定向→随机· 仿真→形式· 手动→自动化· 未来趋势

流片前检查清单

DRC/功能/时序/物理验证检查清单

流片检查单

课程总结与项目实战

综合项目· 全流程演练· 常见问题· 课程回顾