VIP20

本课程属于：002-AXI总线互连 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

FPGA工程师的AXI互连必修课

📚 共计 30 章节

AXI总线概述

AXI4、AXI4-Lite、AXI4-Stream协议的区别与选型指南。

协议对比选型

AXI通道详解

读地址通道、读数据通道、写地址通道、写数据通道、写响应通道的信号定义与时序。

VALID/READY握手机制、依赖关系、背压处理、传输完成条件。

AXI突发类型（FIXED/INCR/WRAP）、突发长度、突发大小、地址计算。

ID标签的作用、多笔交易乱序处理、数据重排序缓冲区设计思路。

AXI互联结构

Crossbar架构、Ring架构、Mesh架构的优缺点对比。

AXI地址映射

地址解码逻辑、Slave选择机制、地址对齐要求。

AXI数据宽度转换

窄位宽Master访问宽位宽Slave、宽位宽Master访问窄位宽Slave的处理。

AXI时钟域转换

异步FIFO设计、同步器链、多时钟域握手策略。

时钟域异步

优先级仲裁、带宽分配、延迟控制、QoS信号用法。

AXI低功耗接口

Clock Gating、Power Gating、Low-power接口信号。

低功耗门控

AXI验证方法学

VIP使用、断言检查、覆盖率收集、随机测试。

AXI性能分析

延迟、吞吐量、带宽利用率的计算与优化。

AXI死锁问题

死锁产生原因、预防策略、检测与恢复机制。

死锁可靠性

AXI与DDR控制器

DDR控制器AXI接口设计、命令调度、数据重排序。

DMA引擎的AXI接口设计、描述符链、中断机制。

PCIe与AXI的桥接设计、地址转换、数据包格式。

Ethernet MAC的AXI接口、数据包处理、流控机制。

Video IP的AXI接口、帧缓冲、行缓冲设计。

视频帧缓冲

AXI与AI加速器

AI加速器的AXI接口、权重加载、数据复用。

AXI Interconnect IP

Xilinx AXI Interconnect IP的配置与使用。

AXI SmartConnect

Xilinx SmartConnect IP的特性、优势、配置方法。

SmartConnect配置

Xilinx DataMover IP的使用、命令链、状态监测。

DataMover命令链

Xilinx CDMA IP的配置、简单DMA与Scatter-Gather模式。

CDMAScatter-Gather

AXI性能监测

Xilinx AXI Performance Monitor IP的使用与分析。

性能监测Monitor

AXI协议检查

Xilinx AXI Protocol Checker IP的配置与调试。

协议检查Checker

AXI时序收敛

AXI接口时序约束、关键路径优化、Pipeline插入策略。

AXI设计实例

基于AXI的SoC系统设计、地址空间规划、互联拓扑选择。

AXI调试技巧

Vivado逻辑分析仪抓取AXI波形、协议违规分析、性能瓶颈定位。

AXI未来趋势

CHI协议简介、CXL协议简介、AXI与新一代互联技术对比。