01
AXI协议概览
从AMBA总线家族看AXI定位 · AXI4/Lite/Stream区别 · 为什么FPGA工程师要学AXI
基础总线
02
AXI通道与握手
读/写地址通道 · 读/写数据通道 · 写响应通道 · VALID/READY握手机制详解
握手通道
03
AXI传输事务
突发传输 · 地址对齐与非对齐 · 窄传输 · 未定义长度传输
突发对齐
04
AXI互联结构
Crossbar架构 · Interconnect与Switch · 共享总线与点对点 · 地址映射与译码
拓扑地址
05
AXI时序与性能
背压机制 · Outstanding传输 · 乱序传输 · 写交织与读交织
时序性能
06
AXI4-Lite实战
寄存器读写接口设计 · 状态机实现 · 与AXI4-Stream桥接 · 典型应用场景
Lite寄存器
07
AXI4-Stream实战
数据流接口设计 · TLAST/TKEEP/TUSER详解 · 帧传输与包传输 · 速率匹配与FIFO
Stream数据流
08
AXI4 Full实战
高性能DMA接口设计 · Cache与Bufferable · 原子访问 · QoS与优先级
FullDMA
09
AXI验证方法学
VIP使用 · 断言编写 · 覆盖率收集 · 协议检查器
验证VIP
10
AXI性能分析
带宽计算 · 延迟分析 · 吞吐量优化 · 瓶颈定位与调优
性能调优
11
AXI与DDR互联
MIG IP核AXI接口配置 · 读写调度 · Bank管理 · 时序收敛
DDRMIG
12
AXI与PCIe互联
XDMA IP核AXI接口 · DMA描述符链 · 中断机制 · 数据搬运优化
PCIeXDMA
13
AXI与视频接口
VDMA IP核配置 · 帧缓冲管理 · 同步/异步时钟域 · 视频格式转换
视频VDMA
14
AXI与网络接口
Ethernet MAC的AXI接口 · 数据包处理 · 校验和卸载 · 流量控制
网络MAC
15
AXI与加速器
自定义AXI Slave设计 · 寄存器映射 · 中断控制 · 性能监控
加速器Slave
16
AXI多主多从设计
仲裁策略 · 死锁避免 · 带宽分配 · 一致性维护
多主仲裁
17
AXI低功耗设计
Clock Gating · Power Domain · AXI Low Power接口 · 动态电压频率调整
低功耗时钟
18
AXI调试技巧
ILA与VIO调试AXI总线 · 协议违规检测 · 时序问题定位 · 常见错误码解析
调试ILA
19
AXI与HLS
Vivado HLS中AXI接口综合 · Dataflow优化 · 流水线设计 · 接口综合指导
HLS综合
20
AXI与SoC集成
Zynq PS-PL互联 · ACP/HP/GP接口选择 · 一致性处理 · 性能权衡
SoCZynq
21
AXI与RISC-V
自定义RISC-V核AXI总线接口 · 指令/数据总线分离 · Cache一致性
RISC-V一致性
22
AXI与AI加速
NPU的AXI接口设计 · 权重与激活数据传输 · 张量DMA · 带宽聚合
AINPU
23
AXI与多芯片互联
Chiplet架构中的AXI桥接 · Die-to-Die接口 · 延迟与带宽折衷
Chiplet多芯片
24
AXI与安全
TrustZone与AXI保护 · 安全与非安全传输 · 访问权限控制 · 侧信道防护
安全TrustZone
25
AXI与虚拟化
IOMMU/SMMU与AXI · 地址转换 · 设备直通 · 虚拟机间隔离
虚拟化SMMU
26
AXI与实时系统
实时传输保证 · 时间触发以太网与AXI · 确定性延迟 · Worst-Case分析
实时确定性
27
AXI与错误管理
ECC与CRC保护 · 错误报告与恢复 · 数据完整性 · RAS特性
错误ECC
28
AXI未来演进
CHI协议与AXI对比 · CXL协议概览 · 智能互联趋势 · 开放标准生态
演进CHI
29
AXI项目实战一
基于AXI4-Lite的GPIO控制器设计 · 从Spec到RTL到验证全流程
实战GPIO
30
AXI项目实战二
基于AXI4-Stream视频缩放加速器设计 · 性能分析与优化报告
实战视频