VIP20

本课程属于：002-AXI总线互连 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI互连系统化设计指南

📚 共计 30 章节

AXI总线概述

AXI4、AXI4-Lite、AXI4-Stream协议的区别与选型，AXI互连的基本概念。

AXI通道与握手

读地址通道、读数据通道、写地址通道、写数据通道、写响应通道，VALID/READY握手协议详解。

AXI传输机制

突发传输（Burst）、乱序传输（Out-of-Order）、交织传输（Interleaving），地址对齐与未对齐传输。

AXI互连架构

共享总线架构、交叉开关架构、网络片上互连架构，单主机多从机与多主机多从机场景。

AXI数据宽度转换

窄位宽到宽位宽转换、宽位宽到窄位宽转换，字节使能（Byte Enable）处理逻辑。

位宽字节使能

AXI时钟域与复位

跨时钟域同步策略、异步复位同步释放、多时钟域互连设计要点。

时钟域复位

AXI地址映射与译码

地址区域划分、基地址与地址掩码、地址译码器设计、地址重叠检测。

AXI仲裁机制

固定优先级仲裁、轮询仲裁、加权轮询仲裁，仲裁延迟与公平性权衡。

仲裁优先级

AXI事务排序

事务ID管理、读事务与写事务排序、数据一致性保证、写响应排序。

AXI服务质量

QoS优先级设置、带宽分配、延迟控制、多主机服务质量保证。

AXI互连流水线设计

寄存器切片（Register Slice）、流水线深度选择、吞吐量与延迟的平衡。

流水线切片

AXI低功耗接口

Clock Gating、Power Gating、AXI低功耗信号（CSYSREQ、CSYSACK等）。

低功耗门控

AXI互连验证策略

定向测试、随机测试、协议检查器、覆盖率驱动验证。

验证覆盖率

AXI性能分析

带宽计算、延迟分析、吞吐量瓶颈定位、性能模型建立。

AXI死锁与活锁

死锁产生原因、死锁避免策略、活锁检测与恢复机制。

AXI互连的RTL设计

Verilog/VHDL实现要点、状态机设计、数据路径与控制路径分离。

AXI互连的综合与时序

综合约束、时序收敛技巧、关键路径优化、面积与性能权衡。

AXI互连的物理设计

布局布线考虑、时钟树综合、电源网格设计、信号完整性。

物理设计时钟树

AXI与AMBA系统集成

与APB、AHB桥接设计、系统级互联拓扑选择。

AXI互连的调试与诊断

调试接口设计、性能计数器、跟踪与日志、片上调试。

AXI互连的测试与可测性设计

扫描链插入、BIST设计、边界扫描、测试覆盖率。

AXI互连的可靠性设计

ECC保护、奇偶校验、冗余设计、故障恢复机制。

AXI互连的安全机制

TrustZone集成、安全与非安全事务隔离、访问权限控制。

安全TrustZone

AXI互连的虚拟化支持

IOMMU/SMMU集成、地址转换、多虚拟机隔离。

AXI互连的缓存一致性

ACE协议简介、缓存一致性协议、监听过滤器设计。

AXI互连的QoS实现

基于Credit的流量控制、虚拟通道、优先级映射。

Credit虚拟通道

AXI互连的自动化生成

配置参数化、脚本化生成、模板化设计、IP复用。

AXI互连的片上网络实现

NoC拓扑选择、路由算法、流控机制、NoC与AXI桥接。

AXI互连的FPGA实现

FPGA资源利用、时序优化、IP集成、原型验证。

AXI互连的SoC集成案例

典型SoC架构、AXI互连实例分析、性能评估与优化。