01
AXI总线概述
发展历史 · SoC地位 · 与AHB/APB对比
基础架构
02
AXI通道详解
读地址/数据 · 写地址/数据 · 写响应
通道协议
03
握手协议
VALID/READY · 依赖关系 · 背压处理
时序流控
04
突发传输
FIXED/INCR/WRAP · 地址计算 · 长度与大小
效率寻址
05
乱序传输
ID标签 · 事务管理 · 重排序
乱序ID
06
原子访问
Exclusive · Locked · 原子操作场景
原子同步
07
低功耗接口
Clock Gating · Power Gating · CSYSREQ
低功耗时钟
08
AXI互联结构
Crossbar · Interconnect · Router
拓扑互联
09
AXI性能分析
带宽 · 延迟 · 吞吐量优化
性能计算
10
AXI验证策略
VIP · 定向/随机测试 · 覆盖率驱动
验证测试
11
AXI协议检查器
协议违例 · 时序检查 · 错误模式
检查调试
12
AXI与DMA
DMA控制器 · 描述符链 · Scatter-Gather
DMA存储
13
AXI与DDR控制器
DDR协议映射 · Bank管理 · 预取
DDR存储
14
AXI与PCIe
TLP映射 · 地址转换 · 中断处理
PCIe高速
15
AXI与GPU
GPU主接口 · 纹理单元 · 帧缓冲
GPU图形
16
AXI与NPU
神经网络加速器 · 权重加载 · 数据复用
NPUAI
17
AXI与视频处理
编解码器 · 行缓冲 · 帧同步
视频多媒体
18
AXI与安全
TrustZone · 安全/非安全 · 防火墙
安全隔离
19
AXI QoS
服务质量 · 优先级仲裁 · 带宽分配
QoS仲裁
20
AXI一致性
ACE协议 · Snoop过滤 · 一致性目录
一致性ACE
21
AXI死锁分析
死锁类型 · 环形依赖 · 避免策略
死锁可靠性
22
AXI时序收敛
关键路径 · 寄存器切片 · 流水线
时序收敛
23
AXI带宽适配
数据宽度转换 · 时钟域 · 异步FIFO
适配CDC
24
AXI错误处理
SLVERR · DECERR · 奇偶校验 · ECC
错误可靠性
25
AXI调试技巧
波形分析 · Transaction Log · 性能计数器
调试工具
26
AXI与FPGA
IP集成 · Vivado BD · HLS接口
FPGA实现
27
AXI与Chiplet
Die-to-Die · UCIe · 多芯片一致性
Chiplet先进封装
28
AXI未来演进
CHI协议 · AMBA 5/6 新特性
演进CHI
29
实战项目一：矩阵乘法加速器
基于AXI的简单加速器设计
实战矩阵
30
实战项目二：多主多从调优
系统调试与性能调优
实战调优