VIP20
本课程属于:002-AXI总线互连 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

平台工程中的AXI总线设计实战

📚 共计 30 章节
01
AXI总线概述
发展历史 · 平台工程核心地位 · 与AHB/APB对比
基础演进
02
AXI通道详解
读地址/数据 · 写地址/数据/响应 · 握手协议
通道信号
03
AXI握手协议
VALID/READY · 通道依赖 · 背压处理
握手机制流控
04
AXI传输机制
突发传输 · 乱序传输 · 交织传输
BurstOoO
05
AXI地址与数据总线
地址映射 · 数据宽度对齐 · 窄传输与对齐规则
地址对齐
06
AXI原子访问
独占访问 · 锁定访问 · 实现与场景
原子一致性
07
AXI服务质量 (QoS)
QoS信号 · 优先级仲裁 · 带宽分配
QoS仲裁
08
AXI低功耗接口
时钟门控 · 电源域隔离 · CSYSREQ/CSYSACK
低功耗时钟
09
AXI互联结构
共享总线 · Crossbar · NoC集成
互联架构
10
AXI寄存器切片
切片原理 · 插入策略 · 时序影响
流水线时序
11
AXI数据宽度转换
宽度转换桥 · 字节使能 · 性能开销
转换桥接
12
AXI时钟域转换
异步FIFO · 同步器链 · 多时钟握手
CDC异步
13
AXI协议检查器
协议违例检测 · 断言编写 · 仿真验证
验证断言
14
AXI性能建模
延迟模型 · 吞吐量计算 · SystemC建模
性能SystemC
15
AXI一致性协议
ACE协议 · 缓存一致性 · 窥探过滤器
ACE一致性
16
AXI与DMA控制器
DMA引擎 · 描述符链 · 多通道调度
DMA传输
17
AXI与DDR控制器
DDR接口适配 · 命令重排序 · 预取策略
DDR存储
18
AXI与PCIe桥接
PCIe TLP转换 · 地址转换 · 中断处理
PCIe桥接
19
AXI与GPU互连
GPU内存访问 · 高带宽通道 · 原子操作
GPU带宽
20
AXI与AI加速器
张量传输优化 · 权重预加载 · 数据流调度
AI加速
21
AXI虚拟化支持
IOMMU集成 · 地址空间隔离 · 设备直通
虚拟化IOMMU
22
AXI安全扩展
TrustZone · 安全/非安全域 · 防火墙
安全TrustZone
23
AXI错误处理
SLVERR/DECERR · 错误传播 · 恢复策略
错误可靠性
24
AXI调试与追踪
调试接口 · 事务追踪 · 性能计数器
调试追踪
25
AXI时序收敛
关键路径 · 流水线插入 · 组合逻辑优化
时序收敛
26
AXI验证方法论
UVM环境 · 覆盖率驱动 · 随机测试
UVM验证
27
AXI综合与实现
综合约束 · 面积优化 · 功耗优化
综合实现
28
AXI系统集成案例
SoC总线架构 · 多主多从实例
集成SoC
29
AXI未来演进
CHI协议 · CXL对比 · 下一代总线
演进CHI
30
AXI设计实战项目
从零搭建AXI互联 · 性能调优 · 交付清单
项目实战