01
AXI总线概述
发展历史 · SoC地位 · AXI4 / Lite / Stream区别
基础概念
02
AXI通道详解
AR/R/AW/W/B 信号定义与时序
通道时序
03
握手协议
VALID/READY · 三种场景 · 依赖与死锁避免
握手协议
04
突发传输
FIXED / INCR / WRAP 区别与应用
突发地址
05
AXI互联结构
点对点 · 共享总线 · Crossbar 对比
互联架构
06
AXI地址映射
地址解码 · Slave选择 · 对齐/未对齐
地址映射
07
AXI数据总线
窄位宽 · WSTRB · 字节序处理
数据掩码
08
AXI响应信号
BRESP/RRESP编码 · 错误处理与重试
响应错误
09
AXI乱序传输
AxID作用 · 乱序实现 · ID管理
乱序ID
10
AXI QoS与原子访问
QoS · 原子/锁定/独占访问
QoS原子
11
AXI4-Lite协议
信号简化 · 寄存器访问 · 兼容性
Lite轻量
12
AXI4-Stream协议
Stream通道 · TLAST/TKEEP · 数据包对齐
Stream数据流
13
AXI Slave设计实战(一)
状态机 · 地址通道 · 写数据通道
实战Slave
14
AXI Slave设计实战(二)
写响应 · 读数据 · 时序优化
实战优化
15
AXI Master设计实战(一)
Master状态机 · 读/写请求发起
Master状态机
16
AXI Master设计实战(二)
重排序Buffer · 超时 · 性能优化
Buffer优化
17
AXI Interconnect设计
Crossbar · 地址解码 · 仲裁策略
互联仲裁
18
AXI性能分析
吞吐量 · 延迟 · 带宽 · 流水线深度
性能分析
19
AXI验证方法学
UVM框架 · AXI VIP · 覆盖率驱动
验证UVM
20
AXI断言与形式验证
SVA断言 · 协议检查 · 死锁检测
断言形式化
21
AXI低功耗设计
时钟门控 · 电源域 · LPI接口
低功耗LPI
22
AXI与AMBA ACE协议
ACE概述 · 缓存一致性 · Snoop/DVM
ACE一致性
23
AXI与CHI协议对比
CHI简介 · 架构差异 · 改进点
CHI对比
24
AXI在FPGA中的应用
Xilinx IP · AXI DMA · AXI GPIO
FPGADMA
25
AXI在AI加速器中的应用
高带宽互联 · 多Master并发
AI加速器
26
AXI时序收敛
关键路径 · 寄存器插入 · Multi-Cycle
时序收敛
27
AXI协议常见Bug与调试
死锁 · 地址越界 · 响应超时 · 数据错位
调试Bug
28
AXI协议进阶
乱序深度 · Split/Barrier · DMB/DSB
进阶乱序
29
AXI系统级建模
SystemC TLM-2.0 · 事务级模型 · 性能仿真
建模SystemC
30
AXI项目实战
从零搭建完整AXI系统 · 综合与验证
项目综合