01
AXI总线概述
AXI4、AXI4-Lite、AXI4-Stream协议介绍，AXI与AXI4的区别，应用场景（DDR、DMA、PCIe）
协议基础
02
AXI通道与握手
读地址/数据通道、写地址/数据/响应通道，VALID/READY握手机制详解
握手通道
03
AXI信号详解
全局信号、写/读地址/数据/响应通道信号（AWID、WSTRB、RLAST等）
信号参考
04
AXI传输事务
突发传输（INCR/FIXED/WRAP）、非对齐、窄传输、原子访问
事务突发
05
AXI互联与拓扑
共享总线/交叉开关/点对点架构，AXI Interconnect IP核使用
互联架构
06
AXI时序分析
读/写事务时序、重叠传输、乱序传输、交织传输
时序分析
07
AXI验证方法学
SystemVerilog验证组件（Driver/Monitor/Scoreboard），UVM AXI Agent
验证UVM
08
AXI性能分析
带宽计算、延迟分析、吞吐量优化，性能计数器设计
性能优化
09
AXI调试工具
Vivado ILA抓取波形，AXI Protocol Checker，Performance Monitor
调试工具
10
实战项目1：AXI4-Lite GPIO
从机逻辑、地址译码、寄存器读写，基于AXI4-Lite的GPIO控制器
GPIO从机
11
实战项目2：AXI4-Stream数据通路
FIFO接口、数据打包、流控，基于AXI4-Stream设计
Stream数据通路
12
实战项目3：AXI4 DMA控制器
描述符链、中断处理、多通道传输，DMA控制器设计
DMA中断
13
实战项目4：AXI Interconnect定制
地址映射、仲裁策略、时钟域交叉，Interconnect调试
互联时钟域
14
实战项目5：AXI与DDR4交互
MIG IP核配置、读写测试、带宽测试，DDR4控制器
DDR4MIG
15
实战项目6：AXI与PCIe DMA
XDMA IP核配置、数据搬运、性能调优，PCIe交互
PCIeXDMA
16
上板调试准备
硬件平台搭建（FPGA、JTAG、串口），Vivado工程设置
上板环境
17
上板调试流程
综合实现、比特流生成、下载、ILA初始化、触发条件
流程ILA
18
AXI读通道调试
抓取读地址/数据波形，分析读延迟、突发长度、数据对齐
读通道波形
19
AXI写通道调试
抓取写地址/数据波形，分析写响应、数据对齐、突发中断
写通道响应
20
AXI握手失败调试
VALID/READY死锁分析、超时机制、Back-to-back传输问题
握手死锁
21
AXI地址越界调试
地址映射错误、对齐问题、跨4KB边界问题
地址越界
22
AXI响应错误调试
DECERR、SLVERR、OKAY响应分析，错误定位
错误响应
23
AXI性能瓶颈调试
带宽不足、延迟过大、仲裁不公平、乱序深度不够
性能瓶颈
24
AXI多主设备调试
多主冲突、优先级反转、死锁问题分析与解决
多主冲突
25
AXI时钟域交叉调试
异步FIFO、CDC同步器、亚稳态问题处理
CDC亚稳态
26
AXI与软件联调
Linux内核AXI驱动开发、mmap映射、寄存器读写测试
Linux驱动
27
AXI与裸机联调
SDK/Vitis工程创建、AXI寄存器读写API、中断服务函数
裸机Vitis
28
调试案例1：DMA数据错误
数据错位、数据丢失、CRC校验失败，DMA传输问题
案例DMA
29
调试案例2：DDR读写不一致
Cache一致性、写缓冲、读回数据错误，DDR调试
DDR一致性
30
调试案例3：PCIe数据传输卡死
TLP包格式错误、流量控制、链路训练失败，PCIe调试
PCIe卡死