4. 芯片间连接与对齐验证

3DIC 的电气连通性并不只取决于金属键合面是否接触，还取决于两层图形在键合瞬间是否落在允许的横向偏移窗口内。die-to-die（D2D）、die-to-wafer（D2W）、wafer-to-wafer（W2W）三种堆叠方式的差别，本质上体现在“对准基准来自哪里、偏移如何累积、可返工性如何”这三件事上。D2D 是已知良好芯片逐颗贴装，单次偏移可控但吞吐低；D2W 把芯片贴到整片晶圆上，兼顾良率筛选与批量；W2W 整片对整片键合，对准精度最高、吞吐最大，但任一层存在致命缺陷就会整叠报废。因此对齐验证的目标不是“测一个数”，而是建立一条从标记识别、偏移量提取、容差判定到连接完整性确认的闭环证据链。

对齐标记：把偏移变成可测量的坐标差

键合对准标记通常成对布置：下层晶圆或芯片上有一组基准标记，上层对应位置有一组镜像标记。常见形式包括十字形、方形嵌套（box-in-box）、光栅/莫尔条纹以及游标尺（vernier）。十字标记用于粗对准，嵌套方框用于亚微米级精读，莫尔条纹通过条纹相位放大微小位移，适合高精度场合。标记一般放在切割道（scribe line）或专门的键合对准区，避开功能电路，同时要保证红外光或可见光能穿透上层材料被观察到。

标记检查的关键是“可识别性”和“唯一性”。如果上层金属或介质对成像波长不透明，红外对准系统需要足够的透过率；如果标记被 CMP 抛光过度或填充不均，对比度会下降，导致识别失败或误识别。因此标记检查不只是看图形是否存在，还要确认对比度、边缘清晰度和重复识别一致性。同一批晶圆上通常布置多个对准标记（例如四角加中心），用多点偏移的均值和极差判断是整体平移、旋转还是局部形变。

键合偏移容差：从设计规则到工艺窗口

偏移容差不是单一数字，而是由键合界面结构决定的窗口。以常见的混合键合（hybrid bonding）为例，铜焊盘直径 3 μm、间距 6 μm 时，若要求键合后铜-铜接触面积不低于 80%，则横向偏移通常需控制在 0.5 μm 以内；若焊盘缩小到 1 μm 间距 2 μm，容差会收紧到 0.15～0.25 μm 量级。容差来源包括：对准机台重复精度、晶圆/芯片翘曲引起的局部形变、热膨胀系数失配带来的热偏移、以及键合过程中的滑移。因此容差判定必须区分“全局偏移”和“局部偏移”——全局平移可以通过机台补偿修正，局部形变则只能通过工艺控制或设计冗余来吸收。

实际判定时，通常先计算多点偏移的均值作为全局平移量，再计算各点相对均值的残差作为局部形变指标。若均值超差，说明对准系统需要校准；若残差超差，说明晶圆翘曲或热预算有问题。旋转偏差则通过至少两个标记点的偏移差除以标记间距得到。这些量在 Calibre 3DIC 流程中通常以对齐报告的形式输出，供后续连接完整性检查引用。

连接完整性验证：从几何重叠到电气连通

对齐通过只说明图形落在窗口内，并不等于电气连接成立。连接完整性验证需要回答三个层次的问题：第一，键合界面是否存在足够的金属重叠面积；第二，是否存在因偏移导致的短路风险（相邻焊盘桥接）；第三，是否存在因空洞、颗粒或氧化导致的断路。在 Calibre 3DIC 中，常用做法是把上下层版图按实测或模拟偏移量做平移/旋转，然后执行层间 DRC 和 LVS 检查。

具体操作上，可以先用对齐报告中的偏移量对上层版图施加变换，再运行层间间距检查：若两个应连接的焊盘重叠面积小于阈值，报“弱连接”；若两个不应连接的焊盘间距小于最小间距，报“桥接风险”。同时结合 TSV 或微凸点的连接网络，做跨层 LVS，确认 netlist 中上下层网络正确合并。对于 W2W，由于整片键合，通常还需要检查边缘区域因翘曲导致的局部偏移是否超出容差。

三种堆叠方式的对齐验证差异

D2D 的对准基准通常来自芯片上的标记与基板标记，单颗芯片独立对准，偏移可逐颗记录，适合小批量或已知良好芯片堆叠。D2W 需要同时处理晶圆级基准和芯片级基准，偏移包含贴装精度和晶圆形变两部分，验证时要区分“芯片相对晶圆”的偏移和“晶圆自身”的形变。W2W 的对准基准完全来自两片晶圆，偏移主要受晶圆翘曲、键合波传播和热膨胀影响，验证时更关注全局均匀性和边缘效应。三者的容差判定逻辑相同，但数据来源和补偿策略不同。

验证闭环与结果判读

完整的对齐与连接验证应形成闭环：标记识别 → 偏移量提取 → 容差判定 → 层间 DRC/LVS → 连接完整性结论。若容差判定通过但层间 DRC 报出桥接风险，说明偏移虽在窗口内但局部图形间距不足，需要回看设计规则或调整焊盘布局。若容差判定不通过，则优先检查对准机台校准、标记对比度和晶圆翘曲数据，而不是直接修改设计。最终判据应同时满足：偏移量在容差窗口内、无桥接风险、跨层 LVS 网络合并正确、关键连接点重叠面积达标。只有这四项同时成立，才能认为芯片间连接与对齐验证通过。