VIP20

本课程属于：216-Cadence Allegro高速PCB设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Allegro SerDes高速链路设计工程

共计 30 章节

可可资料掘金营 · 点击在线试看

SerDes高速链路设计工程导入

目标=课程目标 · Allegro设计流程定位 · SerDes链路组成

SerDes高速链路设计工程…

SerDes信号与通道基础

目标=NRZ/PAM4调制 · 差分信号 · 通道损耗

Allegro高速设计环境搭建

目标=Constraint Mana… · Cross-section · Padstack

Allegro高速设计环境搭建

高速叠层与阻抗设计

目标=材料选型 · 铜箔粗糙度 · 介质厚度

高速叠层阻抗设计

SerDes器件与封装模型导入

目标=IBIS-AMI模型 · 封装参数 · Die模型

高速连接器与过孔设计

目标=连接器选型 · 过孔stub · 背钻

高速连接器过孔设计

AC耦合与端接网络设计

目标=AC耦合电容选型与布局 · 端接电阻 · 偏置网络

SerDes差分对布线规则

目标=差分对创建 · 等长匹配 · 间距控制

SerDes差分对布线规则

通道拓扑与长度匹配

目标=点对点 · Fly-by · 中继器拓扑

通道拓扑长度匹配

参考平面与回流路径设计

目标=平面分割 · 跨分割处理 · 回流过孔

参考平面回流路径设计

电源完整性对SerDes的影响

目标=PDN阻抗 · 电源噪声 · 去耦电容布局

SerDes电源完整性对

过孔与连接器S参数提取

目标=3D电磁提取流程 · 端口设置 · 去嵌

过孔连接器S参数提取

通道S参数与链路预算

目标=插入损耗 · 回波损耗 · 串扰

通道S参数链路预算

IBIS-AMI仿真与眼图分析

目标=AMI模型配置 · TX/RX均衡 · 通道仿真

均衡与自适应技术

目标=FFE · CTLE · DFE

均衡自适应技术

抖动与噪声分析

目标=随机抖动 · 确定性抖动 · 总抖动

抖动噪声分析

串扰分析与抑制

目标=近端/远端串扰 · 攻击线选择 · 防护布线

串扰分析抑制

阻抗不连续与反射优化

目标=过孔 · 连接器 · AC电容

阻抗不连续反射优化

SerDes通道仿真与IBIS-AMI实战

目标=搭建端到端通道 · 配置AMI参数 · 运行仿真

Allegro约束驱动布线实战

目标=从Constraint Man… · 差分对 · 等长组

Allegro约束驱动布线实战

高速链路PCB布局实战

目标=器件摆放 · 通道走向 · 连接器扇出

PCB高速链路

SerDes链路调试与测量

目标=眼图测试 · TDR/TDT · S参数测量

SerDes链路调试

通道裕量评估与设计迭代

目标=仿真与实测对比 · 通道裕量分析 · 设计优化

通道裕量评估设计迭代

多通道与高密度SerDes设计

目标=通道间隔离 · 连接器密度 · 过孔阵列

SerDes多通道

背板与电缆SerDes链路设计

目标=背板通道 · 电缆组件 · 连接器过渡

SerDes电源与时钟协同设计

目标=参考时钟抖动 · 时钟布线 · 电源噪声耦合

热设计与机械协同

目标=高速连接器散热 · PCB热应力 · 材料膨胀

热设计机械协同

设计规则检查与制造输出

目标=Allegro DRC · DFM · 阻抗测试报告

设计规则检查制造输出

SerDes链路故障排查案例

目标=常见失效模式 · 眼图闭合 · 误码

SerDes链路故障排查案例

目标=完整SerDes链路设计工程 · 叠层规划 · 约束设置

综合项目SerDes