VIP20
本课程属于：216-Cadence Allegro高速PCB设计工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Allegro PCIe通道设计与眼图验证

共计 30 章节
可可资料掘金营 · 点击在线试看
01
PCIe通道设计需求解读
目标=从系统规格到Allegro设计… · 明确速率 · 拓扑
PCIe通道设计需求解读
02
Allegro高速设计环境搭建
目标=层叠规划 · 材料选型 · 阻抗目标与约束管理器初始化
Allegro高速设计环境搭建
03
PCIe差分对创建与规则配置
目标=差分对定义 · 相位匹配 · 间距规则与过孔结构设置
PCIe差分对创建
04
通道拓扑与器件布局
目标=CPU · Retimer · 连接器与AC耦合电容的摆放对通道性能…
通道拓扑器件布局
05
差分走线布线实战
目标=长度匹配 · 蛇形绕线 · 参考平面切换与回流路径控制
差分走线布线实战目标=长度匹配
06
过孔设计与优化
目标=过孔stub · 反焊盘 · 背钻与过孔阻抗对PCIe通道的损耗影…
过孔设计优化
07
AC耦合电容布局与布线
目标=电容选型 · 焊盘优化 · 阻抗不连续控制与仿真验证
AC耦合电容布局
08
连接器与线缆通道建模
目标=连接器引脚定义 · 线缆S参数提取与Allegro协同设…
连接器线缆通道建模
09
通道S参数提取流程
目标=使用Allegro与仿真工具导… · 检查插损 · 回损与串扰
通道S参数提取流…Allegro
10
通道损耗预算与分解
目标=PCB损耗 · 过孔损耗 · 连接器损耗与线缆损耗的分配方法
通道损耗预算分解
11
眼图基本概念与PCIe规范
目标=眼高 · 眼宽 · 抖动
PCIe眼图基本概念
12
IBIS-AMI模型在Allegro验证中的应用
目标=模型导入 · 配置发送端与接收端均衡参数
IBIS-AMIAllegro
13
发送端均衡与接收端均衡
目标=FFE · CTLE · DFE对PCIe通道眼图的改善与调试
发送端均衡接收端均衡
14
通道仿真设置与激励配置
目标=码型 · 速率 · 抖动注入与仿真时长对眼图结果的影响
通道仿真设置激励配置
15
眼图仿真结果解读
目标=眼高 · 眼宽 · 抖动分解与浴盆曲线分析
眼图仿真结果解读目标=眼高
16
通道串扰分析与抑制
目标=近端串扰 · 远端串扰对眼图的影响及Allegro…
通道串扰分析抑制
17
阻抗不连续与反射分析
目标=TDR/TDT结果解读 · 定位过孔 · 连接器与电容处的反射
阻抗不连续反射分析
18
PCIe 3.0通道设计与眼图验证实战
目标=8GT/s通道的约束设置 · 仿真与眼图达标
PCIe0通道设计
19
PCIe 4.0通道设计与眼图验证实战
目标=16GT/s通道的损耗挑战 · 均衡策略与眼图优化
PCIe0通道设计
20
PCIe 5.0通道设计与眼图验证实战
目标=32GT/s通道的插入损耗 · 串扰与仿真精度控制
PCIe0通道设计
21
Retimer与Redriver在通道中的集成
目标=器件选型 · 布局约束与对眼图的补偿效果
RetimerRedriver
22
PCB材料与层叠对通道性能的影响
目标=低损耗材料 · 铜箔粗糙度与玻璃布效应对眼图的影响
PCB材料
23
Allegro约束驱动布线检查
目标=DRC · 差分对相位 · 长度与阻抗规则的自动验证
Allegro约束驱动布线检查
24
通道设计迭代与优化
目标=基于仿真结果的布线调整 · 过孔优化与约束更新
通道设计迭代优化
25
眼图测试与测量基础
目标=示波器 · 误码仪与测试夹具在PCIe眼图验证中…
眼图测试测量基础
26
仿真与实测相关性分析
目标=S参数对比 · 眼图对比与差异原因排查
仿真实测相关性分析
27
PCIe通道设计常见问题与调试
目标=眼图闭合 · 抖动超标 · 串扰过大的定位与解决
PCIe通道设计常见问题
28
多通道与多板级联设计
目标=背板 · 连接器与线缆级联时的通道预算与眼图验…
多通道多板级联设计
29
Allegro与仿真工具协同工作流
目标=从PCB到S参数 · 从S参数到眼图的完整流程自动化
Allegro仿真工具协同工作…
30
课程综合项目
目标=完成一个PCIe 4.0通道的… · 仿真 · 眼图验证与报告输出
课程综合项目PCIe