首页
›
芯片硬件与光电工程
›
216-Cadence Allegro高速PCB设计工程
›
《Allegro硬件设计评审与量产交付》
VIP20
本课程属于:216-Cadence Allegro高速PCB设计工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
Allegro硬件设计评审与量产交付
共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与Allegro工程链路全景
目标=明确硬件设计评审与量产交付在A… · 角色 · 交付物与常见失败模式
Allegro
课程导入
02
Allegro工程环境与数据管理
目标=掌握工程目录结构 · 设计文件版本 · 库管理
Allegro
工程环境
03
原理图与PCB一致性评审
目标=使用Allegro原理图与PC… · 器件位号 · 封装映射
PCB
原理图
04
器件库与封装评审
目标=审查焊盘 · 封装 · 器件符号
器件库
封装评审
05
叠层与阻抗设计评审
目标=基于Allegro叠层编辑器检… · 介质厚度 · 铜厚
叠层
阻抗设计评审
06
布局评审要点与实战
目标=围绕电源 · 时钟 · 高速接口
布局评审要点
目标=围绕电源
07
约束管理器与规则评审
目标=检查物理规则 · 间距规则 · 线宽线距
约束管理器
规则评审
08
电源与地平面评审
目标=审查电源分割 · 平面完整性 · 过孔阵列
电源
地平面评审
09
高速信号布线评审
目标=针对DDR · PCIe · USB
高速信号布线评审
DDR
10
差分与等长布线评审
目标=使用Allegro差分对与等长… · 对间等长 · 相位匹配
差分
等长布线评审
11
时钟与复位信号评审
目标=审查晶振布局 · 时钟走线包地 · 复位滤波
时钟
复位信号评审
12
模拟与混合信号评审
目标=检查模拟地分割 · ADC/DAC参考源 · 敏感信号隔离
模拟
混合信号评审
13
热设计与大电流路径评审
目标=审查铜皮载流 · 散热过孔 · 热焊盘
热设计
大电流路径评审
14
EMC与ESD设计评审
目标=围绕接口滤波 · TVS布局 · 地弹
EMC
ESD
15
DFM可制造性评审
目标=使用Allegro DFM工具… · 最小间距 · 焊盘环宽
DFM
可制造性评审
16
DFA可装配性评审
目标=检查器件间距 · 极性方向 · 连接器可插拔
DFA
可装配性评审
17
DFT可测试性评审
目标=审查测试点覆盖 · ICT/FCT探针可达性 · 测试点间距
DFT
可测试性评审
18
BOM与物料评审
目标=核对BOM与原理图 · PCB · 库文件的一致性
BOM
物料评审
19
Gerber与钻孔文件评审
目标=生成并检查Gerber · 钻孔 · 叠层图
Gerber
钻孔文件评审
20
钢网与贴片文件评审
目标=检查钢网开窗 · 锡膏层 · 贴片坐标
钢网
贴片文件评审
21
装配图与制造说明评审
目标=编制并审查装配图 · 位号图 · 极性标识
装配图
制造说明评审
22
设计评审流程与检查表
目标=建立Allegro硬件设计评审… · 角色分工 · 评审节点
设计评审流程
检查表
23
评审问题闭环与变更管理
目标=使用问题记录 · 风险评估 · ECN变更
评审问题闭环
变更管理
24
信号完整性仿真与评审联动
目标=利用Allegro SI工具进… · 串扰 · 眼图与拓扑仿真
信号完整性仿真
评审联动
25
电源完整性仿真与评审联动
目标=使用Allegro PI工具检… · 平面谐振 · 去耦网络与直流压降
电源完整性仿真
评审联动
26
试产前设计冻结与交付评审
目标=组织设计冻结检查 · 文件齐套性 · 版本一致性
试产前设计冻结
交付评审
27
试产问题分析与设计迭代
目标=跟踪SMT · ICT · FCT
试产问题分析
设计迭代
28
量产爬坡与良率提升
目标=分析量产中的焊接 · 装配 · 测试与物料问题
量产爬坡
良率提升
29
量产维护与版本管理
目标=建立量产后的设计变更 · 版本追溯 · 替代料验证
量产维护
版本管理
30
综合实战
目标=从Allegro工程评审到量产… · 完成设计评审 · 问题整改
综合实战
Allegro
所属VIP或分类
同VIP:Allegro-DDR-SI仿真与布线优化
同VIP:Allegro-DDR高速存储板设计
同VIP:Allegro-DFM与制造可测性协同