1. Bandgap基准电路设计导论

在模拟与混合信号芯片中,几乎所有的精度指标最终都要追溯到某个“电压标尺”。ADC的满量程、LDO的输出设定、比较器的判决门限、振荡器的频率基准,都依赖一个不随温度、电源和工艺漂移的参考电压。Bandgap(带隙)基准电路正是为提供这把“标尺”而存在,它利用硅材料本身的物理特性,产生约1.2V、温度系数极低的基准电压。本章作为全课程的开篇,先建立对基准电压源作用、关键指标、核心原理以及Virtuoso设计流程的整体认识,为后续逐层展开电路实现打下基础。

一、基准电压源在系统中的角色

基准电压源(Voltage Reference)在系统中的位置可以理解为“精度的源头”。它通常不直接驱动大负载,而是作为比较基准、偏置参考或校准依据,被后级电路反复引用。因此它的误差会被系统放大:如果基准本身有1%的偏差,那么所有以它为参考的输出都会带上至少1%的误差。这也是为什么基准电路往往面积不大,却需要投入大量设计精力的原因。

从供电关系看,基准电路一般由电源(如1.8V、3.3V或5V)供电,输出一个稳定的参考电压VREF。它需要同时抵抗三类扰动:温度变化、电源电压波动、以及工艺角(Process Corner)与器件失配。理解这三类扰动,是理解后续所有设计技巧的起点。

二、温度漂移与电源抑制比:两个核心指标

衡量基准电路好坏,最常用的两个指标是温度系数(TC,Temperature Coefficient)和电源抑制比(PSRR,Power Supply Rejection Ratio)。

温度系数描述输出电压随温度变化的程度,常用单位是ppm/℃。其定义可写为:

TC = (VREF_max - VREF_min) / (VREF_typical × (T_max - T_min)) × 10^6  [ppm/℃]

例如,某基准在-40℃到125℃范围内,VREF最大值与最小值之差为1.2mV,典型值1.2V,则TC约为 1.2mV/(1.2V×165℃)×10^6 ≈ 6.06 ppm/℃。工程上,普通基准做到几十ppm/℃已可用,高精度设计则追求10ppm/℃以内甚至更低。需要注意的是,TC曲线通常呈抛物线形,存在一个“零温度系数点”,设计目标就是让这个点落在工作温区中心附近。

电源抑制比描述输出对电源波动的抑制能力,常用dB表示:

PSRR(dB) = 20 × log10(ΔVDD / ΔVREF)

若电源变化100mV引起输出变化100μV,则PSRR为60dB。低频PSRR主要取决于电路的环路增益与偏置结构,高频PSRR则受寄生电容和电源到输出的耦合路径影响。对于Bandgap而言,电源抑制往往比温度系数更难兼顾,因为核心的PTAT/CTAT求和节点对电源非常敏感。

温度系数与PSRR并非孤立指标:提高环路增益通常能同时改善两者,但会增加功耗与面积;而某些曲率补偿手段在改善TC的同时可能引入电源敏感路径。设计时需要在指标之间做权衡。

三、Bandgap核心原理:PTAT与CTAT的加权求和

Bandgap的核心思想,是把两个具有相反温度特性的电压按合适比例相加,使一阶温度项相互抵消。

第一个是CTAT电压,即双极晶体管基极-发射极电压VBE。它具有负温度系数,室温下约为-1.8mV/℃。第二个是PTAT电压,即两个工作在不同电流密度下的双极晶体管VBE之差ΔVBE。ΔVBE与绝对温度成正比,室温下约为+0.087mV/℃(对电流密度比8:1而言)。

将两者加权相加:

VREF = VBE + K × ΔVBE

选择系数K使正负温度项抵消,即可得到近似零温度系数的输出。由于VBE在0K外推约为1.2V,这个电压接近硅的带隙电压,故称“带隙基准”。

下面的SVG以信号链的形式,展示从电源与温度扰动,到PTAT/CTAT产生、加权求和,再到最终VREF输出的完整关系,同时标出两个关键指标的作用位置。

Bandgap基准电压源信号链与指标作用位置 温度 T -40℃ ~ 125℃ 电源 VDD 纹波 / 直流偏移 工艺 / 失配 Corner / Mismatch CTAT 支路 VBE(负温度系数) ≈ -1.8 mV/℃ PTAT 支路 ΔVBE(正温度系数) ≈ +0.087 mV/℃ 加权求和 VREF = VBE + K·ΔVBE VREF 输出 ≈ 1.2 V 温度系数 TC 衡量 VREF 随 T 变化 电源抑制比 PSRR 衡量 VREF 对 VDD 抑制 设计目标:选择 K 使 ∂VREF/∂T ≈ 0,同时通过环路增益与结构设计提高 PSRR 温度、电源、工艺三类扰动 → 核心 PTAT/CTAT 求和 → 输出稳定 VREF

四、Virtuoso设计流程概览

在Cadence Virtuoso环境下完成一个Bandgap设计,通常遵循“从指标到版图”的闭环流程。这里先给出整体框架,后续章节会逐步展开每个环节的具体操作。

  1. 指标定义与工艺选择:明确VREF目标值、TC目标、PSRR目标、工作温区、电源范围、静态电流预算,并选定工艺库(如某0.18μm或更先进节点)。
  2. 核心拓扑搭建:在Schematic中搭建Brokaw、Kujik或CMOS Bandgap等结构,确定双极器件类型(衬底PNP或垂直NPN)、电流镜比例、电阻比例。
  3. 参数初算与直流仿真:根据ΔVBE公式和电阻比值估算K,用DC仿真扫描温度,观察VREF曲线,找到零温度系数点。
  4. 环路与PSRR仿真:用AC仿真检查环路增益与相位裕度,用PSRR仿真观察电源到输出的抑制曲线,必要时加入cascode或预调整结构。
  5. 工艺角与蒙特卡洛:跑TT/FF/SS/FS/SF各角,结合Monte Carlo评估失配引起的VREF分布,判断良率。
  6. 版图与后仿:完成匹配布局、对称布线、衬底噪声隔离,提取寄生参数后进行后仿真,确认指标未明显退化。
整个流程不是单向的:后仿若发现TC恶化,往往需要回到拓扑或版图调整;PSRR不足也可能要求修改偏置结构。Virtuoso的ADE、Calculator、Parametric Analysis等工具贯穿始终,是迭代的主要手段。

五、学习本课程的准备

后续章节将围绕上述流程逐项深入:先讲双极器件的温度特性与ΔVBE推导,再讲电流镜与运放如何构成反馈环路,然后进入曲率补偿、PSRR提升、启动电路、版图匹配等专题。建议在学习过程中同步在Virtuoso中搭建示例电路,把每一节的公式和参数落到仿真曲线上验证。只有亲手看到VREF随温度变化的抛物线,并调出零温度系数点,才能真正理解Bandgap“用两个相反温度系数相加得到零温度系数”的精髓。

本节需要记住三个关键词:1.2V(带隙电压量级)、PTAT+CTAT(核心原理)、TC与PSRR(核心指标)。它们将贯穿整个课程,成为判断设计优劣的基本坐标。