VIP20

本课程属于：203-Altera Agilex FPGA与SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Altera Agilex 7高速计算平台工程

共计 30 章节

可可资料掘金营 · 点击在线试看

Agilex 7平台概览与工程定位

目标=芯片家族 · 核心架构 · 目标应用场景与高速计算平台的整体设计…

Agilex7平台概览

Agilex 7器件选型与开发板评估

目标=型号差异 · 资源规模 · I/O与收发器能力

Agilex7器件选型

Quartus Prime Pro开发环境搭建

目标=工具安装 · 器件支持 · 许可证配置

Agilex 7逻辑架构与自适应逻辑模块

目标=ALM结构 · 寄存器 · 进位链

Agilex7逻辑架构

时钟网络与全局时钟规划

目标=时钟树结构 · PLL与I/O PLL配置 · 时钟域划分与低抖动设计

时钟网络全局时钟规划

复位架构与同步策略

目标=异步复位同步释放 · 复位域规划 · 跨时钟域复位处理与可靠性设计

复位架构同步策略

高速收发器基础与协议支持

目标=收发器通道结构 · 参考时钟 · 线速率

高速收发器基础协议支持

收发器物理层设计与信号完整性

目标=通道损耗 · 均衡 · 预加重

收发器物理层设计信号完整性

PCI Express硬核IP集成

目标=PCIe Gen4/Gen5硬… · DMA接口 · 地址映射与驱动交互基础

以太网MAC与PCS设计

目标=100G/400G以太网硬核 · PCS/PMA接口 · 流控与统计计数实现

内存接口与外部存储架构

目标=DDR4/DDR5控制器硬核 · 内存映射 · 时序校准与带宽优化

内存接口外部存储架构

HBM2E集成与高带宽存储设计

目标=HBM硬核结构 · AXI接口 · 地址交织

片上网络与高带宽数据通路

目标=NoC架构 · AXI/ACE互连 · QoS配置与多主多从数据流规划

片上网络高带宽数据通路

DSP块与浮点运算加速

目标=可变精度DSP · 硬核浮点 · 复数乘法

DSP浮点运算加速

AI张量模块与推理加速

目标=Tensor Block架构 · INT8/FP16模式 · 卷积与矩阵乘数据流设计

部分重配置与动态功能交换

目标=PR区域划分 · 冻结控制器 · 比特流生成与运行时重配置流程

部分重配置动态功能交换

高速接口协议桥接与转换

目标=AXI到Avalon · PCIe到AXI · 以太网到流接口的桥接设计与验证

高速接口协议桥接转换

时序约束与静态时序分析

目标=SDC编写 · 时钟定义 · 输入输出延迟

时序约束静态时序分析

时序收敛与物理优化

目标=布局布线策略 · 寄存器复制 · 流水线切割

时序收敛物理优化

功耗分析与热设计

目标=功耗估算 · 动态功耗优化 · 电源轨规划

功耗分析热设计

信号完整性与电源完整性协同设计

目标=高速通道仿真 · 去耦网络 · 电源噪声抑制与PCB叠层设计

信号完整性电源完整性协同设…

板级调试与系统启动

目标=配置模式 · JTAG调试 · Signal Tap逻辑分析

板级调试系统启动

高速计算平台的数据采集与预处理

目标=ADC/DAC接口 · JESD204B/C链路 · 实时数据流与缓存管理

高速计算平台的数…预处理

实时信号处理流水线设计

目标=流水线架构 · 并行处理 · 定点/浮点混合

实时信号处理流水…目标=流水线架构

基于Agilex 7的AI推理系统集成

目标=模型部署 · 量化 · Tensor Block映射

多芯片互连与Chiplet设计

目标=Die-to-Die接口 · EMIB封装 · 跨芯片通信与一致性协议基础

Chiplet多芯片互连

系统级验证与仿真

目标=Testbench架构 · BFM模型 · 覆盖率驱动验证

系统级验证仿真

嵌入式软件与驱动开发

目标=Nios V软核 · Linux驱动 · PCIe字符设备

嵌入式软件驱动开发

性能基准测试与优化案例

目标=带宽/延迟测量 · 计算吞吐量评估 · 瓶颈定位与迭代优化实战

性能基准测试优化案例

综合项目实战

目标=构建基于Agilex 7的高速… · 完成从需求到原型验证的全流程

综合项目实战Agilex