VIP20
本课程属于：203-Altera Agilex FPGA与SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Altera Agilex DDR高速存储接口设计

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与Agilex DDR接口全景
目标=学习目标 · Agilex器件家族与DDR接口定位 · 高速存储接口设计挑战
AgilexDDR
02
DDR4/DDR5/LPDDR5协议核心精要
目标=JEDEC标准关键时序 · 命令与地址总线 · Bank Group与突发传输
DDR4/DDR5/LP…协议核心精要
03
Agilex Hard Memory Controller架构解析
目标=控制器数据通路 · 调度器与重排序 · ECC与可靠性特性
AgilexHard
04
Agilex DDR接口PHY与I/O Bank规划
目标=PHY结构 · I/O Bank资源分配 · 引脚规划原则
AgilexDDR
05
DDR高速接口信号完整性基础
目标=传输线理论 · 反射与串扰 · 阻抗匹配
DDR高速接口信号完整…
06
Agilex DDR接口PCB叠层与布线规则
目标=叠层设计 · 阻抗控制 · 等长匹配
AgilexDDR
07
电源完整性设计与去耦网络
目标=PDN阻抗目标 · 去耦电容选型与布局 · 电源噪声抑制
电源完整性设计去耦网络
08
时钟与选通信号设计
目标=差分时钟布线 · DQS与DQS#选通 · 时钟抖动与偏斜控制
时钟选通信号设计
09
Agilex DDR接口IP生成与参数配置
目标=Interface Desig… · 协议选择 · 速率与位宽配置
AgilexDDR
10
DDR接口引脚分配与管脚约束
目标=Pin Assignment方… · DQS分组规则 · 地址命令引脚约束
DDR接口引脚分配
11
DDR接口时序约束与分析
目标=SDC约束编写 · 输入输出延迟 · 时序报告解读
DDR接口时序约束
12
DDR接口校准与训练流程
目标=写入均衡 · 读取均衡 · DQS门控训练
DDR接口校准
13
Agilex DDR接口仿真验证
目标=行为级仿真 · 时序仿真 · IBIS模型与信号完整性仿真
AgilexDDR
14
DDR接口板级调试与测量
目标=示波器与探头选择 · 眼图测量 · 抖动分析
DDR接口板级调试
15
DDR接口读写性能测试与优化
目标=带宽测试方法 · 效率评估 · 调度优化
DDR接口读写性能测试
16
DDR接口低功耗设计
目标=功耗构成 · 自刷新与掉电模式 · 动态频率调整
DDR接口低功耗设计
17
DDR接口可靠性设计与ECC
目标=ECC原理 · Agilex ECC实现 · 错误注入与恢复
DDRECC
18
多Rank与多DIMM设计
目标=Rank概念 · 片选与ODT配置 · 负载效应
RankDIMM
19
DDR接口与FPGA逻辑互联
目标=Avalon-MM接口 · 数据缓存与FIFO设计 · 跨时钟域处理
DDRFPGA
20
基于Agilex的DDR4实战项目
目标=需求分析 · 硬件设计 · IP配置
AgilexDDR4
21
基于Agilex的DDR5实战项目
目标=DDR5新特性 · 设计差异 · 校准流程
AgilexDDR5
22
基于Agilex的LPDDR5实战项目
目标=LPDDR5低功耗特性 · 设计要点 · 校准与训练
AgilexLPDDR5
23
DDR接口热设计与机械可靠性
目标=热仿真 · 散热方案 · 温度对时序影响
DDR接口热设计
24
DDR接口电磁兼容性设计
目标=EMI产生机理 · 辐射与传导发射 · 滤波与屏蔽
DDR接口电磁兼容性设…
25
DDR接口测试与合规性验证
目标=JEDEC合规测试 · 眼图模板测试 · 参数测量
DDR接口测试
26
DDR接口故障诊断与调试案例
目标=常见故障模式 · 调试工具链 · 典型案例分析
DDR接口故障诊断
27
Agilex DDR接口设计流程与项目管理
目标=设计流程 · 版本控制 · 文档规范
AgilexDDR
28
DDR接口技术演进与Agilex路线图
目标=DDR6展望 · HBM集成 · Agilex未来器件DDR支持
DDRAgilex
29
DDR接口设计自动化与脚本
目标=Quartus脚本 · Tcl自动化 · 参数化生成
DDR接口设计自动化
30
课程综合实战与答辩
目标=完整项目设计 · 实现与测试 · 设计评审
课程综合实战答辩