2. Agilex 7器件选型与开发板评估
Agilex 7 是 Altera（原 Intel FPGA）面向中高端数据中心、网络与边缘计算的高性能 FPGA 系列。它并不是单一型号，而是由多个产品子系列构成的家族，覆盖从功耗敏感型到极致带宽型的完整区间。选型的第一步不是看开发板价格，而是先厘清子系列之间的定位差异，再结合资源规模、I/O 与收发器能力，最后才落到具体开发套件上做验证。
一、子系列定位：先分清 F、I、M 三条线
Agilex 7 主要分为 F 系列、I 系列和 M 系列三条产品线，它们的核心差异在于逻辑结构、DSP 密度与高速接口能力：
- F 系列（Fabric-focused）：面向通用高性能逻辑与 DSP 密集型应用，如雷达、视频处理、加速卡。逻辑单元（LE）规模大，DSP 块多，适合需要大量并行乘加运算的场景。
- I 系列（I/O and transceiver-focused）：强调 I/O 带宽与收发器数量，适合 400G/800G 网络、PCIe 5.0/6.0 交换、数据中心互连。收发器通道数最多，支持更高速率。
- M 系列（Memory and compute-focused）：集成高带宽内存（HBM2e/HBM3）与更高密度的片上存储，面向 AI 推理、内存带宽敏感型加速。其逻辑规模与 HBM 容量是选型关键。
三者的关系可以用一张结构对比图来快速把握：
二、资源规模：LE、DSP、M20K 与 HBM 的取舍
确定子系列后，下一步是看具体型号的资源规模。Agilex 7 的型号命名通常包含器件密度等级，例如 AGF027、AGI023、AGM039 等，数字大致对应逻辑容量等级。选型时需要重点核对四类资源：
- 逻辑单元（LE）：决定可实现的逻辑复杂度。若设计中包含大量状态机、协议栈或软核处理器，LE 余量应至少保留 20%～30%。
- DSP 块：决定并行乘加吞吐。以 18×19 乘法器为基本单元，若算法需要 1024 个 MAC/周期，则至少需要 1024 个 DSP 块，需对照型号表确认。
- M20K 存储块：决定片上缓存与 FIFO 深度。视频行缓存、网络包缓冲对 M20K 数量敏感。
- HBM 容量与带宽：仅 M 系列提供。若算法需要持续访问数 GB 级数据且带宽要求超过 400 GB/s，HBM 几乎是必选项。
一个实用的判断方法是：先写出设计的资源估算表，再与候选型号的“可用资源”对比，而不是只看最大型号。例如某 400G 网络处理设计估算需要 800 个 DSP、12 Mb 片上 RAM、48 个收发器，那么 I 系列中满足收发器数量的最低型号即可，不必为多余的 LE 付费。
三、I/O 与收发器能力：接口决定上限
Agilex 7 的 I/O 分为通用 I/O 和高速收发器两类。通用 I/O 支持 1.2V～3.3V 多种电平标准，用于连接 DDR4/DDR5、LVDS、SPI 等外设；高速收发器则决定 SerDes 速率与通道数，直接影响 PCIe、以太网、Interlaken 等接口的实现。
选型时需确认三个参数：
- 收发器速率等级：不同型号支持的最高速率不同，例如 28 Gbps、56 Gbps 或 112 Gbps PAM4。若需要 400G 以太网，通常需要 8 条 56G PAM4 通道或 4 条 112G PAM4 通道。
- 收发器通道总数：必须大于所有高速接口占用通道之和，并预留 10%～20% 用于调试或未来扩展。
- 硬核 IP 支持：PCIe 硬核、以太网 MAC、内存控制器等硬核是否集成，直接影响逻辑资源占用和开发周期。
四、典型开发套件对比与选型方法
开发板评估是选型的最后一步，也是验证“纸面参数”是否匹配实际需求的关键环节。Altera 及第三方厂商针对 Agilex 7 推出了多款开发套件，典型代表包括：
| 开发套件 | 对应子系列 | 核心资源 | 典型用途 |
|---|---|---|---|
| Agilex 7 F 系列开发套件 | F 系列 | 大容量 LE、多 DSP、PCIe 5.0 | 视频处理、雷达信号处理 |
| Agilex 7 I 系列开发套件 | I 系列 | 多路 56G/112G 收发器、400G 接口 | 数据中心网络、交换加速 |
| Agilex 7 M 系列开发套件 | M 系列 | HBM2e、高 DSP 密度、PCIe 5.0 | AI 推理、内存带宽加速 |
评估开发板时，建议按以下顺序逐项核对：
- 器件型号是否与目标一致：开发板上的 FPGA 型号必须与最终产品计划使用的型号同系列、同密度等级，否则资源评估和时序收敛结果不可直接迁移。
- 高速接口是否可实测：确认板载是否有 QSFP-DD、SFP-DD、PCIe 金手指等连接器，以及是否附带收发器回环测试参考设计。
- 内存与存储配置：DDR4/DDR5 容量与速率、HBM 是否板载、Flash 与 eMMC 是否满足启动与配置需求。
- 时钟与参考时钟架构：收发器参考时钟是否可灵活切换，是否支持所需的协议频率（如 156.25 MHz、322.265625 MHz）。
- 调试与测量接口：JTAG、UART、I2C、电源测量点是否引出，便于功耗与信号完整性调试。
- 软件与 IP 支持：Quartus Prime 版本、对应器件库、参考设计、驱动与 BSP 是否齐全。
五、选型检查清单
将上述过程固化为一份可复用的检查清单，可以在每次新项目启动时快速过一遍：
- 子系列是否匹配：F（逻辑/DSP）、I（I/O/收发器）、M（HBM/内存带宽）？
- LE、DSP、M20K 估算值是否低于目标型号可用资源的 70%～80%？
- 收发器通道数与速率是否满足所有高速接口，并留有 10%～20% 余量？
- 是否需要 HBM？若需要，M 系列是否为唯一选择？
- 开发板器件型号是否与目标型号同系列、同密度等级？
- 板载接口、时钟、调试点是否覆盖验证需求？
- Quartus Prime 版本与 IP 授权是否已确认可用？
选型不是一次性动作，而是“需求估算—型号筛选—开发板验证—迭代修正”的闭环。先锁定子系列，再核对资源与接口，最后用开发板做实际编译与回环测试，才能把纸面参数转化为可落地的工程决策。