VIP20

本课程属于：203-Altera Agilex FPGA与SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Altera Agilex 5 FPGA系统开发

共计 30 章节

可可资料掘金营 · 点击在线试看

Agilex 5 FPGA 系统开发导论

目标=Agilex 5 系列产品定位 · 核心架构特性 · 目标应用场景与开发流程总览

Agilex 5 器件架构与资源解析

目标=逻辑单元 · 自适应逻辑模块 · DSP 块

开发环境搭建与 Quartus Prime Pro 工程创建

目标=安装 Quartus Prim… · 器件支持包 · 创建 Agilex 5 工程

Agilex 5 的 I/O 与接口资源

目标=通用 I/O · LVDS · 高速收发器

Verilog HDL 基础与 Agilex 5 设计输入

目标=RTL 编码风格 · 可综合语法 · 面向 Agilex 5 架构的代码优…

Agilex 5 的时序约束与静态时序分析

目标=SDC 约束编写 · 时钟定义 · 输入输出延迟

Agilex 5 的功耗分析与优化

目标=功耗估算工具 · 动态与静态功耗来源 · 时钟门控

Agilex 5 的配置与启动

目标=配置方案 · 主动与被动配置 · 配置比特流生成

Agilex 5 的硬核处理器系统概述

目标=硬核处理器子系统架构 · 处理器与 FPGA 逻辑的交互 · 开发工具链

Agilex 5 的 HPS 与 FPGA 接口设计

目标=AXI 桥 · 存储器映射 · 外设连接

Agilex 5 的嵌入式软件开发

目标=HPS 启动流程 · U-Boot · Linux 内核移植

Agilex 5 的 DSP 与 AI 加速设计

目标=DSP 块架构 · 浮点与定点运算 · AI 张量模块

Agilex 5 的高速接口协议实现

目标=PCIe · 以太网 · JESD204B 等协议 IP 的配…

Agilex 5 的存储器接口设计

目标=DDR4 · DDR5 · LPDDR5 控制器配置

Agilex 5 的时钟与复位设计

目标=时钟资源 · PLL · 时钟域交叉

Agilex 5 的调试与验证工具

目标=Signal Tap · 系统控制台 · 调试探针

Agilex 5 的 Partial Reconfiguration 设计

目标=动态重构流程 · 分区规划 · 重构控制器与运行时切换

Agilex 5 的安全特性与实现

目标=安全启动 · 加密配置 · 认证

Agilex 5 的功能安全设计

目标=功能安全标准 · 安全机制 · 诊断覆盖率与安全相关设计流程

Agilex 5 的电源设计与板级实现

目标=电源树规划 · 去耦 · 电源完整性

Agilex 5 的散热与机械设计

目标=热仿真 · 散热方案 · 封装选型与机械安装注意事项

Agilex 5 的系统级性能优化

目标=流水线 · 并行化 · 存储器带宽优化

Agilex 5 的 IP 集成与复用

目标=IP 目录 · 参数化 IP · 自定义 IP 封装

Agilex 5 的脚本化流程与自动化

目标=Tcl 脚本 · 命令行编译 · 批处理流程

Agilex 5 的硬件加速仿真与协同验证

目标=仿真工具 · 测试平台搭建 · 软硬件协同仿真与覆盖率分析

Agilex 5 的机器学习推理部署

目标=模型量化 · 编译工具链 · 硬件加速器映射与端到端部署案例

Agilex 5 的视频与图像处理系统

目标=视频流水线 · 图像处理 IP · 帧缓冲

Agilex 5 的网络与通信系统

目标=以太网 MAC · PCS · 交换结构

Agilex 5 的工业控制与电机驱动

目标=实时控制环路 · PWM · 编码器接口

Agilex 5 系统开发综合项目

目标=从需求分析 · 架构设计 · RTL 实现