VIP20
本课程属于：203-Altera Agilex FPGA与SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Altera Agilex高速收发器系统集成

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Agilex高速收发器系统集成导论
目标=课程目标 · 收发器在FPGA系统中的角色 · Agilex收发器系列概览
Agilex高速收发器系统集…
02
Agilex收发器硬件架构解析
目标=收发器通道结构 · PMA与PCS分层 · 时钟域划分
Agilex收发器硬件架构解…
03
收发器IP核选型与参数配置
目标=Native PHY IP · 协议专用IP · 数据速率与通道绑定
IP收发器
04
参考时钟与时钟网络设计
目标=参考时钟要求 · 抖动指标 · 时钟源选择
参考时钟时钟网络设计
05
收发器通道绑定与多通道同步
目标=通道绑定机制 · 多通道对齐 · 确定性延迟
收发器通道绑定多通道同步
06
高速串行链路信号完整性基础
目标=插入损耗 · 回波损耗 · 串扰
高速串行链路信号…目标=插入损耗
07
Agilex收发器发送端均衡与预加重
目标=FFE结构 · 预加重与去加重配置 · 输出摆幅与共模电压
Agilex收发器发送端均衡
08
Agilex收发器接收端均衡与CDR
目标=CTLE · DFE · VGA
AgilexCDR
09
协议标准与Agilex收发器映射
目标=PCIe · 以太网 · JESD204B/C
Agilex协议标准
10
PCIe Gen3/Gen4/Gen5收发器集成
目标=PCIe PHY配置 · 参考时钟架构 · 通道反转与极性反转
PCIeGen3/Gen4/Ge…
11
以太网100G/400G收发器集成
目标=以太网PCS/PMA配置 · FEC选项 · RS-FEC与KR4
G/400G以太网100
12
JESD204B/C收发器系统集成
目标=子类0/1/2确定性延迟 · SYSREF捕获 · 多器件同步
JESD204B/C收发器系统集成
13
收发器复位与初始化流程
目标=复位序列 · 校准过程 · 初始化状态机
收发器复位初始化流程
14
收发器动态重配置
目标=动态重配置控制器 · 通道重配置 · 数据速率切换
收发器动态重配置目标=动态重配置…
15
收发器环回与测试模式
目标=串行环回 · 并行环回 · PRBS生成与校验
收发器环回测试模式
16
收发器调试与信号质量分析
目标=Eye Monitor · 片上示波器 · 误码率统计
收发器调试信号质量分析
17
收发器电源与PCB设计指南
目标=电源域与去耦 · 电源噪声要求 · PCB叠层与阻抗控制
PCB收发器电源
18
收发器系统集成中的时序约束
目标=SDC约束 · 时钟约束 · 输入输出延迟
收发器系统集成时序约束
19
收发器与FPGA逻辑接口设计
目标=Avalon-ST接口 · PCS并行数据接口 · FIFO缓冲
FPGA收发器
20
多通道收发器系统布局与布线
目标=通道分配 · Bank规划 · 参考时钟布线
多通道收发器系统…布线
21
收发器链路预算与性能评估
目标=链路预算计算 · 损耗预算 · 抖动预算
收发器链路预算性能评估
22
Agilex收发器与外部器件互操作
目标=光模块 · 背板 · 连接器
Agilex收发器
23
收发器热设计与可靠性
目标=功耗估算 · 散热方案 · 结温监控
收发器热设计可靠性
24
收发器系统集成中的EMC与ESD防护
目标=EMI抑制 · 共模噪声 · ESD保护器件选型
EMCESD
25
基于Agilex的100G以太网系统集成实战
目标=系统架构 · IP配置 · 时钟方案
Agilex基于
26
基于Agilex的PCIe Gen4系统集成实战
目标=硬核配置 · 参考时钟 · 复位
AgilexPCIe
27
基于Agilex的JESD204B多通道同步实战
目标=多ADC/DAC同步 · SYSREF分配 · 确定性延迟测量
AgilexJESD204B
28
收发器系统集成中的故障排查方法
目标=常见问题分类 · 调试流程 · 工具使用
收发器系统集成故障排查方法
29
收发器系统集成项目管理与文档
目标=需求分析 · 设计评审 · 测试计划
收发器系统集成项…文档
30
Agilex收发器技术演进与未来趋势
目标=新一代收发器特性 · 112G/224G PAM4 · 光电合封
Agilex收发器技术演进