3. 收发器IP核选型与参数配置

在 Agilex 器件上使用高速收发器，第一步不是直接写 RTL，而是先决定用哪一类 IP 核、按什么参数生成它。Quartus Prime 提供的收发器 IP 大致分为两类：Native PHY IP 与协议专用 IP。前者是"裸"的物理层，把 PMA、PCS 的绝大多数能力暴露给用户，由设计者自己决定速率、编码、通道绑定和均衡策略；后者把某个标准协议（如 PCIe、以太网、JESD204B/C、CPRI、SRIO 等）的链路层以上逻辑一并封装好，用户只需配置少量协议参数。选型的核心判断是：你的链路是否严格符合某个受支持的标准协议。若符合，优先用协议专用 IP，可省去大量链路训练与状态机设计；若协议是私有的、速率是非标的，或需要精细控制 PCS 行为，则用 Native PHY IP。

本节以 Native PHY IP 为主线，因为它最能体现参数之间的耦合关系。协议专用 IP 的配置界面本质上是 Native PHY 参数的一个受约束子集，理解了前者，后者自然清楚。

数据速率与参考时钟的匹配

Native PHY 的第一个关键参数是数据速率（Data Rate），单位 Mbps 或 Gbps。它由 PMA 的串行时钟决定，而串行时钟来自参考时钟经 CMU/PLL 倍频。Agilex 收发器通道的参考时钟通常为 100 MHz、125 MHz、156.25 MHz 等标准频点。数据速率与参考时钟之间必须满足整数或半整数倍频关系，否则 PLL 无法锁定。

举例说明：若参考时钟为 156.25 MHz，希望得到 10.3125 Gbps（10GBASE-KR 常用速率），则倍频比为 10312.5 / 156.25 = 66。这个比值需要落在该通道 PLL 支持的 VCO 频段与分频范围内。若目标速率为 9.8304 Gbps，参考时钟 153.6 MHz，倍频比恰为 64，同样可行。实际配置时，Quartus 的 Native PHY 参数页会实时校验并给出"PLL not locked"或"invalid data rate"提示，这是判断参数是否自洽的第一道关卡。

通道绑定（Channel Bonding）

当单通道带宽不足时，需要把多个物理通道绑定成一条逻辑链路。Agilex 支持两种绑定方式：PMA 绑定与PCS 绑定。PMA 绑定在串行侧对齐，延迟小，但要求各通道参考时钟同源；PCS 绑定在并行侧对齐，容忍更大的偏斜，但会引入额外的 FIFO 延迟。绑定组内的通道数通常为 2、4、8，且必须位于同一收发器 bank 内，跨 bank 绑定需要额外的时钟布线约束。

配置时需指定绑定模式（bonded / non-bonded）和主通道。主通道负责分发高速时钟和对齐信号，其余为从通道。若绑定组内某通道的参考时钟丢失，整组链路会失锁，因此参考时钟的冗余设计在绑定场景下尤为重要。

编码方式与均衡器

编码方式决定 PCS 如何处理并行数据。常见选项包括：8b/10b（用于较低速率、需要 DC 平衡的场合）、64b/66b（高速以太网、PCIe 常用）、64b/67b（Interlaken 等）、以及无编码（Raw）。编码方式直接影响有效吞吐：8b/10b 有 20% 开销，64b/66b 仅约 3%。选择时需与对端设备严格一致，否则会出现持续的码字错误。

均衡器分为发送端（TX）与接收端（RX）两部分。TX 侧通常配置预加重（Pre-emphasis）与去加重（De-emphasis），用于补偿信道的高频损耗；RX 侧则配置连续时间线性均衡（CTLE）与判决反馈均衡（DFE）。在 Agilex 上，这些参数可通过 Native PHY 的"Analog Parameters"页设置，也可在运行时通过 Avalon-MM 接口动态调整。一个实用的起点是：先按信道长度和板材损耗估算，再在硬件上用误码率测试仪或内建眼图监视器（Eye Monitor）微调。

IP 生成流程与关键检查点

在 Quartus Prime 中，通过 IP Catalog 选择"Transceiver Native PHY"后，参数配置分为几个页面：General（速率、通道数、绑定模式）、PCS（编码、位宽、FIFO 模式）、PMA（参考时钟、均衡器、终端匹配）、Dynamic Reconfiguration（是否开放运行时重配接口）。配置完成后点击 Generate，工具会输出一个 .qsys 或 .ip 文件以及对应的 HDL 例化模板。

生成后必须检查三件事：其一，参考时钟频率与数据速率的倍频关系是否在 PLL 合法范围内；其二，通道绑定组内的通道是否位于同一 bank，跨 bank 时需在引脚约束中显式指定时钟布线；其三，编码方式与对端是否一致，不一致时链路无法建立。这三项是上板前最容易出错、也最容易通过静态检查排除的问题。

协议专用 IP 的取舍

协议专用 IP 的优势在于"开箱即用"：以 PCIe Gen4 x8 为例，选择 PCIe Hard IP 后，用户只需配置链路宽度、参考时钟、BAR 空间等少量参数，链路训练、LTSSM 状态机、TLP 处理均由硬核完成。代价是灵活性受限——无法随意更改编码方式或数据速率，且必须严格遵循协议规定的参考时钟频点（如 PCIe 常用 100 MHz）。因此，当项目需要标准协议互通时，协议专用 IP 是首选；当需要私有协议或非标速率时，Native PHY 是唯一选择。

无论选择哪类 IP，参数配置的本质都是让收发器的电气特性、编码格式和时钟架构与信道及对端设备匹配。配置完成后，通过 SignalTap 观察 tx_ready、rx_ready、rx_is_lockedtodata 等状态信号，结合眼图监视器评估信号质量，是验证配置是否正确的标准手段。