2. 信号完整性基础与Versal高速接口
Versal 器件的 GTY/GTYP 收发器单通道速率可达 32.75 Gb/s（GTYP 在部分器件上支持到 58 Gb/s 的 PAM4 模式），GTM 收发器在高端器件上可覆盖 112 Gb/s PAM4。当信号基频进入 10～28 GHz 区间时，PCB 走线、过孔、连接器、封装球栅和芯片内部通道都不再是"理想导线"，而是具有分布参数、频率相关损耗和寄生耦合的传输系统。信号完整性（SI）分析的目标，就是在这些物理约束下判断：接收端眼图是否仍然张开、抖动是否在预算内、误码率能否满足协议要求。
传输线：从"导线"到"分布系统"
当信号上升时间小于走线往返传播时间的两倍时，必须按传输线处理。FR-4 上微带线的传播速度约为 6 in/ns（约 150 ps/inch），带状线约为 7 in/ns。以 Versal GTY 的 25 Gb/s NRZ 信号为例，其上升时间约 15～20 ps，对应临界长度仅约 1.5～2 mm——几乎所有板级互连都必须按传输线建模。
传输线的两个核心参数是特征阻抗 Z₀ 和传播延迟 t_pd。Z₀ 由单位长度电感 L 与电容 C 决定：Z₀ = √(L/C)。Versal 高速接口常用的单端阻抗为 50 Ω，差分阻抗为 85 Ω 或 100 Ω。差分对的两条线之间存在奇模与偶模两种传播模式，其阻抗差决定了差分信号的共模抑制能力。
反射：阻抗不连续的直接后果
反射系数 Γ = (Z_L − Z₀)/(Z_L + Z₀)。当走线末端开路（Z_L → ∞）时 Γ = +1，全反射；短路时 Γ = −1。Versal 的 GTY 接收端通常需要外部 AC 耦合电容，若电容焊盘未做阻抗补偿，焊盘处的容性突变会产生负反射，在眼图上表现为过冲与振铃。
抑制反射的工程手段包括：控制走线阻抗在 ±10% 以内；过孔采用背钻（back-drill）去除残桩；连接器与封装过渡区做阻抗匹配；必要时在接收端使用片上端接（Versal GTY 内部集成可编程端接，典型值为 40～60 Ω 可调）。
串扰：相邻通道的电磁耦合
串扰分为容性耦合（电场）与感性耦合（磁场）。在 Versal 多通道应用中，一个 Quad 内四条通道并行布线，若间距不足 3 倍线宽，近端串扰（NEXT）可超过 5%。串扰随信号速率升高而恶化，因为耦合长度与上升时间之比增大。
控制串扰的关键措施：差分对内部保持等长等距；相邻差分对间距 ≥ 5 倍线宽；避免长距离并行；在连接器区域使用地针隔离；必要时采用"护地线"（guard trace）并每隔 λ/10 打地过孔。
损耗：频率相关的幅度衰减
PCB 传输损耗主要包括导体损耗（趋肤效应，与 √f 成正比）和介质损耗（与 f 成正比）。FR-4 在 10 GHz 时损耗约 0.5～1 dB/inch，而 Megtron 6 或 Rogers 材料可降至 0.2～0.3 dB/inch。Versal GTY 在 25 Gb/s 下，若通道总损耗超过 20 dB，就需要发送端均衡（TX FFE）和接收端均衡（RX CTLE + DFE）共同补偿。
插入损耗（IL）和回波损耗（RL）是频域核心指标。通常要求 IL 在 Nyquist 频率处不超过协议规定值，RL 优于 −10 dB。Versal 的 IBERT 工具可直接测量通道的 S 参数，帮助判断是否需要调整均衡参数。
抖动：时域上的相位噪声
抖动分为随机抖动（RJ，高斯分布）和确定性抖动（DJ，包括周期性抖动 PJ 和数据相关抖动 DDJ）。总抖动 TJ = DJ + n×RJ（n 由目标 BER 决定，如 BER=1e-12 时 n≈14）。Versal GTY 的接收端 CDR 需要足够的抖动容限，典型 25 Gb/s 下 TJ 预算约 0.3 UI。
抖动来源包括参考时钟相位噪声、电源噪声、串扰引起的 DDJ、以及码型相关的 ISI。测量时使用眼图仪或 Versal 内置的 Eye Scan 功能，观察眼高、眼宽和浴盆曲线。
Versal 高速接口的速率与电平标准
Versal 的 GTY 收发器支持 NRZ 与 PAM4 调制，速率范围 0.5～32.75 Gb/s（GTYP 可到 58 Gb/s PAM4）。电平标准方面，GTY 支持 AC 耦合的 CML 差分信号，典型差分摆幅 800～1200 mVppd，共模电压由接收端内部偏置决定。对于 100G 以太网、PCIe Gen5、Interlaken 等协议，Versal 提供对应的硬核 IP 和参考时钟要求。
建立 SI 分析的基本框架
面对 Versal 高速接口，建议按以下顺序建立分析框架：
- 明确通道预算：根据协议（如 100G-CR4、PCIe Gen5）确定目标 BER、最大通道损耗、抖动容限。例如 25 Gb/s NRZ 在 BER=1e-15 下，总抖动预算约 0.3 UI，通道损耗预算约 20 dB。
- 提取通道 S 参数：使用矢量网络分析仪（VNA）或 3D 电磁仿真提取从 TX 封装球到 RX 封装球的 S 参数，重点关注 S21（插入损耗）和 S11（回波损耗）。
- 时域仿真：将 S 参数与 Versal 的 IBIS-AMI 模型联合仿真，得到接收端眼图。观察眼高、眼宽、抖动是否满足协议模板。
- 均衡参数优化：在 IBERT 或仿真中调整 TX FFE 抽头系数、RX CTLE 增益和 DFE 抽头，使眼图张开度最大化。
- 板级验证：使用 Versal 内置 Eye Scan 功能实测眼图，对比仿真结果，定位反射、串扰或损耗超标的物理位置。