首页
›
芯片硬件与光电工程
›
182-Chiplet与3D封装协同设计
›
《2.5D中介层与TSV设计规则》
VIP7
本课程属于:182-Chiplet与3D封装协同设计
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
ASIC设计2.5D中介层集成与硅通孔设计规则
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
5D集成技术背景 · 中介层与TSV的基本概念 · 课程学习路径与目标
课程导入
5D集成技术背景
02
5D集成基础
5D与3D集成的区别 · 中介层类型(硅 · 有机
5D集成基础
5D
03
硅通孔(TSV)基础
TSV结构 · 制造工艺流程(刻蚀 · 填充
TSV
硅通孔
04
中介层设计概述
中介层功能 · 布线资源 · 电源分配网络(PDN)
介层设计概述
介层功能
05
TSV设计规则(几何规则)
TSV直径 · 深度 · 间距
TSV
设计规则
06
TSV阵列与布局
TSV阵列排列方式 · 与凸点(bump)的对应关系 · 布局热点管理
TSV
阵列
07
中介层布线规则
线宽线距 · 金属层堆叠 · 过孔类型
介层布线规则
线宽线距
08
电源完整性设计规则
TSV与中介层PDN设计 · 去耦电容放置 · IR drop分析与规则制定
电源完整性设计规…
TSV
09
信号完整性设计规则
TSV寄生参数(RLC) · 串扰控制 · 阻抗匹配
信号完整性设计规…
TSV
10
热管理设计规则
TSV导热路径 · 中介层散热结构 · 热应力与可靠性设计规则
热管理设计规则
TSV
11
机械应力与可靠性
TSV与中介层热膨胀系数(CTE)匹… · 应力分布 · 失效模式与设计规避
机械应力
可靠性
12
制造工艺约束
光刻对准精度 · 刻蚀深宽比 · 电镀填充均匀性
制造工艺约束
光刻对准精度
13
设计规则检查(DRC)基础
DRC在2.5D设计中的角色 · 规则文件格式(如SKILL) · 常见检查项
DRC
设计规则检查
14
TSV DRC规则详解
TSV相关DRC规则(如最小间距 · 密度 · 凸点覆盖)
TSV
DRC
15
中介层DRC规则详解
金属层DRC · 过孔DRC · 布线密度规则
DRC
介层
16
设计规则文件构建
如何编写和定制TSV/中介层设计规则… · 规则优先级与层次化
设计规则文件构建
TSV
17
5D设计流程
从芯片-中介层协同设计到物理验证的完… · EDA工具链(如Synopsys · Cadence)
5D设计流程
从芯片
18
协同设计方法
芯片与中介层接口规划 · 微凸点(micro-bump)分配 · TSV位置规划
协同设计方法
芯片
19
基于HBM的2.5D设计案例
HBM接口信号布线 · TSV分配 · 电源/地设计规则应用
HBM
基于
20
Chiplet集成案例
多芯片let在中介层上的布局 · TSV与布线规则对性能的影响
Chiplet
集成案例
21
信号完整性仿真与规则验证
使用SPICE/电磁场仿真提取TSV… · 验证设计规则的有效性
信号完整性仿真
规则验证
22
电源完整性仿真与规则优化
IR drop/电迁移(EM)仿真 · 基于仿真结果调整TSV和PDN规则
电源完整性仿真
规则优化
23
热仿真与规则校核
热分布仿真 · 热点识别 · 根据热仿真优化TSV密度和布局规则
热仿真
规则校核
24
可制造性设计(DFM)
TSV与中介层制造良率提升 · 设计规则与工艺窗口匹配
DFM
可制造性设计
25
可测试性设计(DFT)与规则
TSV测试结构 · 中介层测试访问 · 边界扫描与设计规则
DFT
可测试性设计
26
常见设计规则错误与调试
典型DRC违例(如TSV间距不足 · 布线密度超标) · 调试方法与工具使用
常见设计规则错误
调试
27
设计规则优化策略
在性能 · 功耗 · 面积与成本之间权衡
设计规则优化策略
性能
28
先进工艺与未来趋势
5D集成向3D演进 · 新型中介层材料 · TSV微缩趋势对设计规则的挑战
先进工艺
未来趋势
29
综合实战项目
基于给定规格(如4颗HBM+逻辑芯片… · TSV规划 · DRC验证与报告
综合实战项目
HBM+
30
课程总结与进阶路径
核心知识回顾 · 常见误区 · 推荐学习资源与后续进阶方向(如3D-…
课程总结
进阶路径
所属VIP或分类
同VIP:3D芯片热感知设计优化
同VIP:ASIC芯片封装协同设计
同VIP:Chiplet-2.5D3D中介层布线