首页
›
芯片硬件与光电工程
›
182-Chiplet与3D封装协同设计
›
《ASIC芯片封装协同设计》
VIP7
本课程属于:182-Chiplet与3D封装协同设计
芯片硬件与光电工程 · 共 7 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
ASIC设计芯片封装协同设计与集成入门到精通
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
ASIC设计与封装协同设计的背景 · 意义 · 学习路径与整体框架
课程导入
ASIC
02
芯片封装基础
封装功能 · 分类(DIP · QFP
芯片封装基础
封装功能
03
ASIC设计流程概述
从规格定义 · RTL设计 · 综合
ASIC
设计流程概述
04
封装对芯片性能的影响
电源完整性 · 信号完整性 · 热阻
封装对芯片性能的…
电源完整性
05
协同设计概念与必要性
为什么需要芯片-封装协同设计 · 传统串行流程的弊端 · 协同设计带来的收益(面积
协同设计概念
必要性
06
芯片-封装接口规范
I/O接口标准(如LVCMOS · HSTL · SSTL)
芯片
封装接口规范
07
封装基板设计基础
基板材料(BT · ABF · 陶瓷)
封装基板设计基础
BT
08
电源分配网络(PDN)协同设计
芯片内PDN与封装PDN的阻抗匹配 · 去耦电容布局 · 电源噪声抑制方法
PDN
电源分配网络
09
信号完整性(SI)协同分析
传输线效应 · 反射 · 串扰
SI
信号完整性
10
热设计协同
芯片功耗密度 · 封装热阻(θja · θjc)
热设计协同
芯片功耗密度
11
机械可靠性协同
热膨胀系数(CTE)匹配 · 焊点疲劳 · 翘曲控制
机械可靠性协同
CTE
12
封装选型与芯片设计权衡
根据芯片功能 · 性能 · 成本
封装选型
芯片设计权衡
13
协同设计工具与流程
EDA工具(如Cadence · Synopsys · Ansys)在芯片-封装协同设计中的…
协同设计工具
流程
14
芯片-封装协同设计流程实战
从芯片RTL到封装基板布局的完整案例 · 包括关键步骤和检查点
芯片
封装协同设计流程…
15
封装引脚分配与芯片I/O规划
引脚图设计 · 电源/地引脚分配 · 信号引脚排序
I/O
封装引脚分配
16
多芯片封装(SiP)与异构集成
SiP概念 · 芯片堆叠 · 5D/3D集成
SiP
多芯片封装
17
先进封装技术
扇出型封装(Fan-out) · 晶圆级封装(WLP) · 嵌入式封装
先进封装技术
Fan-out
18
芯片-封装协同仿真方法
电磁场仿真 · 热-机械耦合仿真 · 电源完整性仿真
芯片
封装协同仿真方法
19
协同设计中的时序收敛
封装延迟对时序的影响 · 时钟树设计 · 时序约束与签核方法
协同设计
时序收敛
20
可测试性设计(DFT)与封装协同
扫描链 · 边界扫描(JTAG) · 封装测试引脚规划
DFT
可测试性设计
21
封装协同设计中的信号完整性案例
高速接口(如DDR · SerDes)的封装设计实例 · 分析问题与解决方案
封装协同设计
信号完整性案例
22
电源完整性案例实战
某ASIC芯片的电源噪声问题 · 通过封装PDN优化解决 · 包括仿真与实测对比
电源完整性案例实…
ASIC
23
热设计案例实战
高功耗处理器封装热仿真与散热方案设计 · 降低结温的工程实践
热设计案例实战
高功耗处理器封装…
24
协同设计中的常见问题与规避
引脚冲突 · 电源地弹 · 信号串扰
协同设计
常见问题
25
协同设计流程自动化
脚本化检查 · 设计规则检查(DRC) · 自动化布局布线辅助
协同设计流程自动…
脚本化检查
26
协同设计中的项目管理与团队协作
芯片设计团队与封装团队的工作流 · 沟通机制 · 版本管理
协同设计
项目管理
27
协同设计验证与测试
封装后芯片的测试策略 · 可靠性测试(温度循环 · 湿度
协同设计验证
测试
28
从入门到精通的进阶路径
推荐学习资源 · 实验平台 · 开源工具
从入门到精通的进…
推荐学习资源
29
综合实战项目
设计一款简单ASIC(如MCU或接口… · 完成从芯片设计到封装协同的完整流程 · 输出设计报告
综合实战项目
ASIC
30
课程总结与展望
回顾核心知识点 · 探讨未来趋势(如Chiplet · 光互连
课程总结
回顾核心知识点
所属VIP或分类
同VIP:2.5D中介层与TSV设计规则
同VIP:3D芯片热感知设计优化
同VIP:Chiplet-2.5D3D中介层布线