4. 112G/224G链路架构
112G/224G SerDes 链路并不是单一模块的性能问题，而是一条从数字逻辑到模拟前端、再经过封装与信道、最终在接收端完成恢复与纠错的完整信号链。理解这条链路的分工与耦合关系，是后续做均衡、时钟恢复、误码分析和系统预算的前提。本章从整体架构出发，把发射机、接收机、通道、时钟、PAM4 调制和 FEC 六个关键部分串成一张可对照的工程视图。
一、链路总体架构：六个关键环节
一条典型 112G/224G 链路可以抽象为：数字数据源 → FEC 编码 → 发射机（TX）→ 封装与通道 → 接收机（RX）→ FEC 解码与数据恢复。其中 TX 负责把并行数字码流转换为高速串行模拟波形，通道负责传输并引入损耗、反射、串扰和噪声，RX 负责均衡、采样、判决和时钟恢复，FEC 则在链路误码率仍高于目标值时提供额外纠错余量。
二、发射机与接收机的分工
发射机的核心任务是把数字码流转换为适合信道传输的模拟波形。在 112G/224G 速率下，TX 通常包含数字信号处理、数模转换、驱动放大和输出匹配等环节。DSP 部分完成预加重、FFE 抽头配置和幅度控制，DAC 把多比特数字码转换为 PAM4 四电平信号，驱动器则提供足够的输出摆幅和带宽。TX 的关键指标包括输出幅度、上升下降时间、抖动、回波损耗和通道间偏斜。
接收机则承担更复杂的恢复任务。信号经过通道后幅度衰减、眼图闭合，RX 需要先通过 AFE 和 ADC 完成模拟前端调理与采样，再在 DSP 中依次执行 CTLE、FFE、DFE 或 MLSD 等均衡操作，最后由 CDR 恢复采样时钟并完成符号判决。RX 的关键指标包括灵敏度、均衡能力、CDR 抖动容限、误码率和功耗。TX 与 RX 之间不是简单的“发得好、收得对”，而是需要联合优化：TX 预加重过强会放大高频噪声，RX 均衡过强则可能引入噪声增强和误判。
三、通道：损耗、反射与串扰
通道是链路中最不可控的部分，包括 PCB 走线、过孔、连接器、电缆和封装。112G/224G 信号在通道中面临三类主要损伤：插入损耗随频率升高而增大，导致高频分量被严重衰减；阻抗不连续引起反射，形成码间干扰；相邻走线或差分对之间的串扰会引入额外噪声。工程上常用 S 参数描述通道特性，其中插入损耗 S21 和回波损耗 S11 是最常看的两个指标。
通道预算示例：某 112G PAM4 链路在 28 GHz 处的通道损耗为 18 dB，TX 输出幅度 800 mVppd，RX 灵敏度 100 mVppd，则仅靠幅度预算已接近临界，必须依赖 TX FFE 和 RX 均衡共同补偿。
四、时钟架构与 PAM4 调制
时钟架构决定了采样时刻的准确性。112G/224G 链路通常采用参考时钟加 CDR 的混合架构：参考时钟提供低抖动基准，CDR 从数据边沿中提取相位信息并跟踪频偏和抖动。PAM4 调制把每个符号周期分为四个电平，每个符号携带 2 bit 信息，因此在相同符号率下比特率翻倍。但 PAM4 的代价是眼高只有 NRZ 的三分之一，对噪声、线性度和时钟抖动更敏感。
| 对比项 | NRZ | PAM4 |
|---|---|---|
| 每符号比特数 | 1 bit | 2 bit |
| 电平数 | 2 | 4 |
| 眼高 | 较大 | 约为 NRZ 的 1/3 |
| 对噪声敏感度 | 较低 | 较高 |
| 典型应用 | 56G 及以下 | 112G/224G |
五、FEC 前向纠错概述
FEC 通过在发送端加入冗余校验信息，使接收端在误码率尚未达到目标值时仍能恢复原始数据。112G/224G 链路常用的 FEC 包括 RS(544,514) 和 RS(528,514) 等，配合交织技术分散突发错误。FEC 的收益是降低对通道和均衡的苛刻要求，代价是增加延迟、功耗和面积，同时提高有效符号率。工程上需要权衡：FEC 纠错能力越强，链路裕量越大，但延迟和功耗也越高。
工程提示：FEC 不是“万能补丁”。如果通道损耗或串扰已经导致眼图完全闭合，FEC 也无法恢复。正确顺序是先做通道和均衡优化，再用 FEC 提供最后的安全余量。
六、案例与常见误区
某 112G 背板链路在初始调试时误码率始终在 1e-6 附近，无法达到 1e-15 目标。排查发现 TX FFE 抽头配置过于激进，高频预加重把串扰放大，RX DFE 又因噪声增强出现误判。调整方案是降低 TX 预加重、增加 CTLE 低频补偿、重新校准 CDR 带宽，并启用 RS(544,514) FEC。最终链路裕量从负值恢复到 3 dB 以上。
常见误区：只关注 TX 输出眼图而忽略通道 S 参数；把 FEC 当作解决所有误码的手段；在未确认时钟抖动预算的情况下盲目增加均衡阶数。这些做法往往导致功耗上升而误码率不降。
综上，112G/224G 链路架构的核心是“分工与协同”：TX 负责把数字信号变成可传输波形，通道决定信号损伤程度，RX 负责均衡与恢复，时钟提供采样基准，PAM4 提高频谱效率，FEC 提供纠错余量。只有把六个环节放在同一预算框架下联合优化，才能实现稳定可靠的超高速链路。