2. 电源完整性基础
电源完整性（Power Integrity，PI）研究的核心问题只有一个：从稳压模块输出端到芯片晶体管栅极之间，供电电压能否在任意时刻都保持在芯片允许的窗口之内。数字芯片的电流需求不是恒定的，而是随时钟边沿、逻辑翻转、时钟门控、负载切换而剧烈跳变。供电网络（PDN）中必然存在电阻、电感与电容，电流的快速变化就会在这些寄生参数上产生压降与噪声，使芯片实际得到的电压偏离标称值。PI 分析就是量化这条供电路径上每一段的阻抗与噪声，并让它们在全部工作频段内都低于目标值。
核心原理：从欧姆定律到目标阻抗
理解 PI 最直观的切入点是两个公式。直流层面，路径电阻 R 与电流 I 造成 IR Drop，即 Vdrop = I × R；交流层面，电流变化率 di/dt 流过路径电感 L 造成同步开关噪声，即 Vnoise = L × di/dt。前者决定平均电压是否被拉低，后者决定瞬态电压是否出现尖峰或凹陷。二者叠加后，芯片端电压必须满足：
V_nominal - V_tolerance ≤ V_chip ≤ V_nominal + V_tolerance
目标阻抗 Z_target = (V_nominal × ripple_ratio) / I_transient
例：VDD 0.9V，允许纹波 5%，瞬态电流 10A
Z_target = (0.9 × 0.05) / 10 = 4.5 mΩ目标阻抗是整条 PDN 的设计红线。从 DC 到数百 MHz，PDN 阻抗曲线必须整体压在 Z_target 之下。低频段由稳压模块（VRM）的反馈环路控制，中频段由板级与封装级去耦电容主导，高频段则由芯片内部电容与封装电源平面决定。任何一段出现阻抗峰，都会在该频点对应的电流激励下产生超标噪声。
常见术语与关键参数
PI 领域术语密集，且常被混用。下表按“对象—含义—典型关注点”整理最常用的术语，便于在 Die、Package、Board 三层之间对齐语言。
| 术语 | 含义 | 典型关注点 |
|---|---|---|
| PDN | Power Delivery Network，从 VRM 到晶体管的完整供电路径 | 全频段阻抗、路径连续性 |
| IR Drop | 直流电流在路径电阻上产生的压降 | 平均电流、铜厚、过孔数量 |
| SSN / SSN | 同步开关噪声，多个 IO 同时翻转引起的电源/地弹 | L×di/dt、回路电感 |
| Z_target | 目标阻抗，由电压容限与瞬态电流决定 | 设计红线，全频段适用 |
| 去耦电容 | 为高频瞬态电流提供本地电荷储备 | 容值、ESL、ESR、安装电感 |
| 反谐振峰 | 不同容值电容并联时电感与电容谐振形成的阻抗峰 | 峰频点、峰高是否超 Z_target |
| 电源平面 | PCB 或封装中的铜皮供电层 | 平面谐振、边缘辐射 |
| 回路电感 | 电流去与回路径围成的环路电感 | 过孔、焊球、走线布局 |
其中回路电感最容易被低估。电流总是走最小阻抗回路，回流路径若被分割或绕远，回路面积增大，电感随之上升，高频去耦效果急剧恶化。因此 PI 与信号完整性（SI）在回流路径问题上高度耦合，不能孤立分析。
应用场景：三层协同的真实问题
PI 问题在不同层级表现不同，但根源往往跨层。以下场景在实战中最为典型：
- Die 级：片上电源网格 IR Drop 导致时序路径延迟增加，或动态电压降（Droop）使时钟树抖动，表现为低频功能失效或高频随机错误。
- Package 级：焊球与基板走线电感过大，芯片内部电容无法及时响应，Droop 加深；封装电源平面谐振与板级电容反谐振叠加，形成难以定位的噪声峰。
- Board 级：去耦电容摆放远离负载、过孔过长、电源平面被分割，导致中频段阻抗超标；大电流负载切换时板级电压跌落触发欠压复位。
- 系统级：多路电源上电时序不当、地弹通过共享地路径耦合到敏感模拟电路，表现为 ADC 采样噪声或射频灵敏度下降。
方法流程：从指标到验证的闭环
一个可落地的 PI 分析流程通常包含五步：
- 确定供电规范：收集芯片 datasheet 中的标称电压、容限、瞬态电流、di/dt 与频率范围。
- 计算 Z_target：按最恶劣瞬态电流与允许纹波计算目标阻抗，作为全频段红线。
- 分层建模：分别建立 VRM、板级 PDN、封装 PDN、片上 PDN 的阻抗模型，注意频段衔接。
- 仿真与扫描：用 AC 扫描得到阻抗曲线，用瞬态仿真得到时域 Droop 与噪声峰，定位超标频点。
- 优化与复测：调整电容组合、过孔与平面结构，重新扫描直至全频段满足 Z_target，并在样机上用示波器与网络分析仪验证。
误区与复盘
初学者最常见的误区是“多放电容就能解决 PI”。实际上，电容的等效串联电感（ESL）与安装电感决定了它只能在高频段之前起作用；盲目堆叠同容值电容会加剧反谐振，反而在某个频点抬高阻抗。另一个误区是只关注 DC IR Drop 而忽略 di/dt 噪声，导致样机在动态负载下随机复位。复盘时应回到阻抗曲线：先看哪个频段超标，再判断该频段由哪一层主导，最后针对性调整，而不是全局加电容。