1. 课程导入
在高速数字系统与高性能芯片设计中，电源完整性（Power Integrity，PI）早已不是单板工程师一个人的工作。芯片内部的晶体管开关、封装中的焊球与引线、PCB 上的平面与过孔，共同构成了一条从稳压模块到晶体管栅极的完整供电通路。任何一个环节的阻抗、噪声或谐振失控，都会让整条链路失效。本课程围绕 Die（裸片）、Package（封装）与 Board（单板） 三个层级，讲解如何协同分析电源完整性，而不是把它们割裂成三个独立课题。
学习目标
完成本课程后，你应当能够独立完成以下工作：
- 理解 PDN（Power Delivery Network，电源分配网络）从 VRM 到晶体管的完整阻抗模型，并能画出跨 Die/Package/Board 的阻抗剖面。
- 掌握目标阻抗（Target Impedance）的计算方法，并能根据电流阶跃、允许纹波和频率范围推导各层级的阻抗预算。
- 能够识别 Die 内去耦电容、Package 电容、PCB 平面电容与板级去耦电容在不同频段的角色分工。
- 能够使用仿真工具（如 Sigrity、PowerSI、HFSS、RedHawk 等）搭建协同仿真流程，并解读阻抗曲线与噪声波形。
- 能够定位典型 PI 问题，例如反谐振峰、封装引线电感过大、平面谐振、去耦电容布局失效等，并给出整改方向。
核心概念：三层协同的 PDN
电源完整性的本质，是让供电电压在负载电流快速变化时保持稳定。负载电流从 Die 内部的开关动作产生，经过 Package 的焊球、基板走线、PCB 的平面与过孔，最终回到 VRM。这条路径上的每一段都贡献阻抗，而阻抗与电流变化率的乘积就是噪声。因此，PI 分析的核心问题可以概括为：在关心的频率范围内，PDN 阻抗是否低于目标阻抗。
Die、Package、Board 三层并非简单串联，而是通过电容、电感、电阻耦合在一起。Die 内电容响应最快，但容量有限；Package 电容填补中频段；Board 上的大容量电容和平面电容负责低频与整体储能。三者配合不当，就会在某个频段出现阻抗尖峰，即反谐振（Anti-resonance）。下面的 SVG 展示了三层 PDN 的协同结构与典型频段分工。
方法流程：从需求到验证的闭环
协同分析不是一次性仿真，而是一个闭环流程。建议按以下步骤推进：
- 提取负载电流模型：从 Die 的功耗数据或晶体管级仿真中得到电流阶跃的幅度、上升时间与重复频率。
- 计算目标阻抗：根据允许纹波和最大瞬态电流，得到 Ztarget = ΔV / ΔI，并划分频段预算。
- 建立三层阻抗模型：Die 用片上电容与电流源建模，Package 用 RLC 网络或 S 参数建模，Board 用平面腔体模型与去耦电容模型。
- 级联仿真：将三层模型拼接，扫描频率得到整体阻抗曲线，检查是否低于目标阻抗。
- 时域验证：用电流阶跃激励，观察电压噪声波形，确认纹波与跌落满足规格。
- 迭代优化：调整电容位置、容值组合、平面结构或封装设计，直到全频段达标。
关键公式：目标阻抗 Ztarget = (Vdd × 允许纹波百分比) / (0.5 × 最大瞬态电流)。例如 1.0V 供电、允许 5% 纹波、瞬态电流 20A，则 Ztarget = (1.0 × 0.05) / (0.5 × 20) = 5mΩ。
案例场景：一次典型的反谐振问题
某高速交换芯片在板级测试中出现 1.0V 电源轨在 80MHz 附近纹波超标。单独看 Die、Package、Board 三层模型，阻抗都在目标线以下，但级联后却在 80MHz 出现明显尖峰。原因是 Package 电容的等效电感与 Board 平面电容在 80MHz 附近形成 LC 并联谐振，导致阻抗抬升。整改方案是在 Package 靠近焊球处增加小容值电容，并调整板级电容的容值组合，把反谐振峰移出敏感频段。这个案例说明：三层必须联合仿真，单层达标不等于系统达标。
常见误区与复盘
| 误区 | 后果 | 正确做法 |
|---|---|---|
| 只关注 Board 去耦电容数量 | 高频段阻抗仍然超标 | 按频段分配 Die/Package/Board 电容角色 |
| 忽略封装引线电感 | 中频反谐振峰无法解释 | 提取封装 RLC 或 S 参数并纳入级联 |
| 用单一容值电容覆盖全频段 | 某些频段阻抗尖峰 | 多容值组合，错开谐振点 |
| 只看频域阻抗，不做时域验证 | 实际噪声与仿真不符 | 频域定位 + 时域确认，双向验证 |
| 仿真模型与实际布局不一致 | 结果不可信 | 用实测 S 参数或电磁提取校准模型 |
学习建议：本课程后续章节会分别深入 Die、Package、Board 的建模方法，再回到协同仿真与实测对比。建议你在学习过程中始终带着一个问题：当前这一层的阻抗，在整体 PDN 中处于哪个频段、承担什么角色？ 这样才不会陷入局部优化。
整体框架
课程整体分为四个部分：第一部分建立 PDN 基础与目标阻抗概念；第二部分分别讲解 Die、Package、Board 的建模与分析方法；第三部分聚焦三层协同仿真流程与工具实操；第四部分通过案例、排障与复盘，把方法落到真实项目中。每一章都会围绕一个具体的工程问题展开，最终形成一套可复用的协同分析流程。
PDN 协同分析主线：
VRM → Board 平面/电容 → Package 焊球/基板 → Die 片上电容 → 晶体管
↑ 低频储能 ↑ 中频去耦 ↑ 高频响应
目标：全频段 Z(f) < Ztarget掌握这套框架后，你面对的不再是孤立的电容选型或平面设计，而是一个从晶体管到稳压模块的完整供电系统。接下来，我们将从 PDN 的基础阻抗模型开始，逐步展开每一层的分析细节。