3. 封装结构

面板级封装（Panel-Level Packaging, PLP）的核心价值，在于把晶圆级封装的重分布与扇出能力放大到矩形大面板上，从而在单位面积内获得更高的产出效率。要理解翘曲、RDL 良率与整体良率工程，必须先看清封装结构本身：它并不是简单的“把芯片埋进树脂里再拉线”，而是由介电层、种子层、铜线路、微凸点、芯片嵌入体与塑封体共同构成的多材料、多界面、多尺度叠层系统。每一层材料的热膨胀系数（CTE）、模量、厚度与界面结合状态，都会在后续工艺和可靠性测试中转化为翘曲与失效风险。

一、结构总览：从芯片到面板的六层功能体系

一个典型的扇出型面板级封装结构，可以按“从下到上、从内到外”的顺序拆解为六个功能层次。它们并非彼此独立，而是通过界面相互约束，形成力学与电学的耦合体。

• 芯片嵌入层：裸芯片（Die）以面朝下或面朝上的方式嵌入载板或塑封体中，提供有源功能与 I/O 起点。
• 介电层（Dielectric Layer）：通常为聚酰亚胺（PI）、PBO 或 ABF 等有机材料，负责绝缘、平坦化与保护，同时决定 RDL 的线宽/线距能力。
• 种子层（Seed Layer）：通过溅射或化学镀形成 Ti/Cu 或 TiW/Cu 薄层，为后续电镀铜提供导电基底与附着层。
• 铜线路（Cu RDL）：由电镀铜图形化形成，承担信号、电源与地的重分布，是 RDL 的电气主体。
• 微凸点（Micro-bump）：位于 RDL 最外层，连接铜线路与外部 PCB 或中介板，提供垂直互连与应力缓冲。
• 塑封结构（Molding Compound）：包覆芯片与 RDL 边缘，提供机械支撑、防潮与热扩散路径，同时是翘曲控制的关键变量。

这六层结构中，介电层与塑封体属于“力学主导层”，铜线路与微凸点属于“电学主导层”，种子层则是连接两者的“界面桥梁”。理解这一分工，是后续分析翘曲与良率问题的前提。

二、各层功能与关键参数

介电层是 RDL 的“地基”。它的厚度通常在 5～15 μm 之间，线宽/线距能力直接决定 RDL 密度。PI 与 PBO 的固化收缩率、吸湿膨胀系数会显著影响翘曲；ABF 则更适用于高密度、细线路场景。介电层过厚会降低 RDL 分辨率，过薄则容易在热循环中产生裂纹。

种子层是电镀铜的“引线”。Ti 层负责与介电层附着，Cu 层负责导电。种子层过薄会导致电镀时电流分布不均，出现空洞或断线；过厚则增加刻蚀难度，影响线宽精度。典型厚度为 Ti 30～80 nm / Cu 100～300 nm。

铜线路是 RDL 的“血管”。电镀铜的晶粒结构、杂质含量与残余应力，决定了线路的电阻率与抗电迁移能力。线宽越小，电阻越大，但密度越高。铜与介电层之间的 CTE 差异（Cu 约 17 ppm/°C，PI 约 30～50 ppm/°C）是界面应力的主要来源。

微凸点承担“最后一公里”的互连。其直径通常为 20～100 μm，材料可为 SnAg、Cu 柱或 Au 凸点。微凸点的高度与直径比（AR）影响应力缓冲能力；AR 过低会导致热循环中焊点开裂，过高则增加对位难度。

芯片嵌入与塑封结构共同构成“力学骨架”。塑封料的 CTE 通常为 8～15 ppm/°C，模量 10～25 GPa。它与芯片、RDL 之间的 CTE 失配，是面板翘曲的核心驱动力。塑封体还承担防潮与绝缘功能，其填料含量与分布均匀性直接影响热导率与翘曲一致性。

结构层	典型材料	关键参数	主要功能	常见失效模式
介电层	PI / PBO / ABF	厚度 5～15 μm，CTE 30～50 ppm/°C	绝缘、平坦化、保护	裂纹、分层、吸湿膨胀
种子层	Ti/Cu、TiW/Cu	Ti 30～80 nm，Cu 100～300 nm	导电基底、附着	附着不良、电镀空洞
铜线路	电镀铜	线宽 2～10 μm，CTE 约 17 ppm/°C	信号/电源/地重分布	断线、电迁移、应力迁移
微凸点	SnAg、Cu 柱、Au	直径 20～100 μm，AR 0.5～1.2	垂直互连、应力缓冲	焊点开裂、IMC 脆化
塑封体	环氧塑封料	CTE 8～15 ppm/°C，模量 10～25 GPa	支撑、防潮、翘曲控制	翘曲、空洞、界面分层

三、工艺顺序与结构形成逻辑

理解结构不能只看静态剖面，还要看它如何一步步“长出来”。典型流程如下：

1. 载板准备 → 2. 芯片贴装（Die Attach）→ 3. 塑封包覆（Molding）
4. 载板剥离 → 5. 介电层涂覆与固化 → 6. 种子层溅射
7. 光刻图形化 → 8. 电镀铜 → 9. 种子层刻蚀
10. 介电层开口 → 11. 微凸点制作 → 12. 回流与测试

这一顺序决定了界面状态：塑封体先包覆芯片，再在其上制作 RDL，因此 RDL 与塑封体之间的界面是“后形成界面”，其附着质量受塑封体表面粗糙度与清洁度影响极大。若塑封体固化不足或表面污染，种子层附着会变差，电镀后容易出现起皮或断线。

四、案例场景：一块 600 mm × 600 mm 面板的翘曲溯源

某面板级封装产线在 600 mm × 600 mm 面板上制作 2P2M RDL 结构，塑封料 CTE 为 12 ppm/°C，芯片 CTE 为 2.6 ppm/°C，介电层 CTE 为 40 ppm/°C。在回流后检测发现面板四角翘曲量达 3.2 mm，远超 1.5 mm 规格。逐层排查后发现：

• 塑封体固化度不足，模量偏低，无法有效约束铜线路的热收缩；
• 介电层厚度在面板边缘比中心薄约 15%，导致边缘刚度更低；
• 种子层在塑封体边缘区域附着不良，电镀后局部铜线路出现微裂纹，进一步降低 RDL 整体刚度。

整改措施包括：提高塑封固化度至 95% 以上、优化介电层涂覆均匀性、增加种子层溅射前的等离子清洗步骤。整改后翘曲量降至 1.1 mm，RDL 断线率从 800 ppm 降至 120 ppm。

五、常见误区与复盘要点

误区一：只关注铜线路密度，忽视介电层厚度均匀性。介电层厚度波动会直接改变 RDL 的局部刚度与应力分布，是翘曲的隐形推手。

误区二：把种子层当作“过渡层”而忽略其界面质量。种子层附着不良会在电镀后形成微空洞，这些空洞在热循环中扩展为裂纹，最终导致 RDL 断线。

误区三：认为塑封体只是“填充物”。塑封体的 CTE、模量、固化度与填料分布，直接决定面板的整体翘曲形态与 RDL 的应力水平。

误区四：微凸点只考虑直径，不考虑高度与界面金属化合物（IMC）生长。IMC 过厚会脆化焊点，在跌落或热循环中优先开裂。