4. 薄膜沉积技术总览
在GAA（全环绕栅极）器件与先进封装的项目整合中，薄膜沉积不是单一工序，而是一组按“材料—结构—尺度—热预算”分工的技术族。理解CVD、PVD、ALD、EPI与电镀的差异，核心是抓住三个变量：前驱体到达方式、反应/生长驱动力、生长选择性。它们共同决定了膜厚均匀性、台阶覆盖、界面质量与对图形的保形能力。
一、核心原理：五类沉积技术的分工逻辑
CVD（化学气相沉积）依靠气相前驱体在晶圆表面发生化学反应生成固态薄膜。其优势是台阶覆盖好、沉积速率高，适合SiO₂、SiN、多晶硅等介质与栅极材料。在GAA中，CVD常用于牺牲层、侧墙与层间介质；在封装中用于钝化层与绝缘层。
PVD（物理气相沉积）通过溅射或蒸发将靶材原子物理转移到晶圆表面。它不依赖化学反应，因此膜层纯度高、应力可控，适合金属阻挡层、种子层与电极。缺点是深孔台阶覆盖较弱，在GAA高深宽比沟槽中需与ALD配合。
ALD（原子层沉积）以自限制表面反应逐层生长，每循环约0.1 nm，具有极佳的保形性与厚度精度。它是GAA中高k栅介质、界面层与封装中致密阻挡层的关键技术，但速率低、成本高，通常用于薄层关键膜。
EPI（外延）在单晶衬底上延续晶格生长单晶薄膜，用于GAA的源漏SiGe/Si外延、沟道应变工程。其核心是晶格匹配与选择性，温度与气体比例直接决定缺陷密度。
电镀（Electroplating）在电场驱动下将金属离子还原沉积到导电种子层上，主要用于先进封装的Cu互连、RDL、TSV填充与凸点。它擅长厚金属填充，但依赖种子层与电流分布控制。
二、方法流程：从结构需求到工艺选型
实际项目中，薄膜沉积选型通常遵循一条判断链：先看结构深宽比，再看保形性要求，然后看热预算与膜厚，最后确定单层或多层组合。例如GAA纳米片沟槽深宽比高，高k介质必须用ALD；源漏区需要单晶SiGe，必须用EPI；而封装RDL厚铜则用电镀。
典型GAA栅堆叠沉积顺序：
- 界面层：ALD SiO₂，约0.5–1 nm，改善界面态。
- 高k介质：ALD HfO₂，约1.5–3 nm，保形覆盖纳米片四周。
- 功函数层：ALD/TiN或PVD TiN，调节阈值电压。
- 填充金属：CVD W或电镀Cu，完成栅极填充。
三、案例/场景：GAA与先进封装中的协同
在GAA工艺中，ALD高k介质需要在纳米片释放后均匀包裹每一片沟道，任何针孔都会导致漏电。EPI源漏则要求在SiGe与Si之间形成陡峭界面，同时控制应变以提升迁移率。到了封装阶段，PVD Ti/Cu种子层先覆盖TSV侧壁，再用电镀铜填满深孔；若种子层覆盖不足，电镀会出现空洞。
| 技术 | 生长驱动力 | 保形性 | 典型膜厚 | GAA角色 | 封装角色 |
|---|---|---|---|---|---|
| CVD | 化学反应 | 中–高 | 10–500 nm | 侧墙、介质 | 钝化层 |
| PVD | 物理溅射 | 低–中 | 5–200 nm | 阻挡层、电极 | 种子层、UBM |
| ALD | 自限制表面反应 | 极高 | 0.1–10 nm | 高k、界面层 | 致密阻挡层 |
| EPI | 单晶外延 | 选择性 | 10–100 nm | 源漏、应变 | 较少直接使用 |
| 电镀 | 电场还原 | 填充型 | 0.5–10 μm | 栅极填充 | Cu/RDL/TSV |
四、误区与复盘：常见选型错误
误区一：用PVD替代ALD做高深宽比阻挡层。PVD在深孔底部覆盖不足，容易形成不连续膜，导致电镀铜扩散或漏电。正确做法是ALD打底、PVD做种子增强。
误区二：忽视热预算对EPI与ALD的影响。GAA后段温度受限，EPI若温度过高会破坏已形成的高k界面；ALD虽低温，但前驱体残留可能影响电学性能。
误区三：电镀只关注电流密度。添加剂、搅拌与种子层连续性同样决定填充质量。TSV填充中，电流密度过高会在孔口提前封口，形成空洞。
复盘时建议建立“膜层—结构—设备—参数”四列对照表，把每层膜的沉积方式、目标厚度、保形性指标与检测方法绑定。例如ALD HfO₂关注厚度均匀性与界面态密度，电镀铜关注空洞率与电阻率。只有把沉积技术与GAA/封装的具体结构位置对应起来，才能避免“为沉积而沉积”，真正实现工艺整合。