3、PCB走线电阻计算：方块电阻概念、铜箔厚度与电阻率、走线长度/宽度/厚度对压降的影响、温升对电阻的影响
做电源完整性设计，绕不开一个最基础的问题——走线电阻。
你可能觉得，不就是算个电阻嘛，初中物理就学过。但实际项目中，我见过太多因为走线电阻没算对，导致整板电压跌到芯片无法工作的案例。说白了，铜箔不是超导体，每一毫米走线都在吃掉你的电压预算。
核心观点：PCB走线的电阻，决定了电源从输入端到负载端的实际电压。算不准这个电阻，你的电源仿真就是空中楼阁。
3.1 方块电阻：一个被低估的实用概念
先聊一个我特别喜欢用的概念——方块电阻（Sheet Resistance，R□）。
什么叫方块电阻？简单说：一块正方形的铜箔，从一边到对边的电阻值。单位是 Ω/□（欧姆每方块）。
为什么说它好用？因为对于同一厚度的铜箔，任意大小的正方形，电阻都一样。你想想看，一个 1mm×1mm 的方块，和一个 10mm×10mm 的方块，电阻值完全相同。是不是有点反直觉？
公式很简单：
R□ = ρ / t其中：
- ρ —— 铜的电阻率，约 1.724×10-8 Ω·m（20°C）
- t —— 铜箔厚度（m）
有了方块电阻，计算任意走线电阻就变成了一个乘法：
R = R□ × (L / W)L 是走线长度，W 是走线宽度。L/W 就是多少个方块串联在一起。
我的习惯：在项目初期评估电源走线时，我通常先查铜箔厚度对应的方块电阻值，然后快速估算压降。比如 1oz 铜的方块电阻约 0.5 mΩ/□，一条 10 个方块的走线，电阻就是 5 mΩ。如果走 10A 电流，压降就是 50mV。这个估算速度，比打开计算器快多了。
3.2 铜箔厚度与电阻率：标准与选择
PCB 铜箔厚度，行业内用盎司（oz）表示。1oz 铜箔，指的是 1 平方英尺面积上铜的重量为 1 盎司，对应的厚度约为 35μm（1.4 mil）。
| 铜箔规格 | 厚度（μm） | 厚度（mil） | 方块电阻 @20°C（mΩ/□） |
|---|---|---|---|
| 0.5 oz | 17.5 | 0.7 | ≈ 1.0 |
| 1 oz | 35 | 1.4 | ≈ 0.5 |
| 2 oz | 70 | 2.8 | ≈ 0.25 |
| 3 oz | 105 | 4.2 | ≈ 0.17 |
这里有个坑，我提醒一下：铜的电阻率不是常数。它随温度变化，而且 PCB 加工过程中铜箔的纯度、晶粒结构也会影响实际电阻率。我遇到过一批板子，实测电阻比理论值大了 15%，查了半天发现是铜箔供应商换了材料。
注意：PCB 内层铜箔厚度通常比表层薄 10%~20%，因为压合过程中会有损耗。如果你做的是多层板，内层走线的电阻计算要留余量。我曾经因为没注意这个细节，导致一块 12 层板的电源内层压降超标，最后只能改板。
3.3 走线长度、宽度、厚度对压降的影响
这三个参数，直接决定了走线的电阻，进而影响压降。我们一个一个说。
3.3.1 长度：最直接的敌人
走线越长，电阻越大，压降越大。这是线性关系。但实际设计中，长度往往是被动的——芯片位置定了，走线就得那么长。你能做的，是在布局阶段尽量把电源芯片靠近负载。
3.3.2 宽度：最有效的调节手段
走线越宽，电阻越小。而且这是反比例关系——宽度翻倍，电阻减半。所以，当压降超标时，我第一个想到的就是加宽走线。
但宽度不是无限加的。板子空间有限，太宽的走线会挤占其他信号的路由通道。我的经验是：电源走线宽度，至少是信号线宽度的 5~10 倍。对于大电流（>5A），直接上铜皮或铺铜。
3.3.3 厚度：容易被忽略的变量
铜箔厚度增加，电阻降低。但厚度不是你想加就能加的——厚铜板加工难度大，成本高。2oz 以上的铜箔，蚀刻精度会下降，细间距走线做不了。
我一般这样权衡：
- 常规信号层：1oz 铜，够用
- 电源层/地层：1oz 或 2oz，看电流大小
- 大电流模块（>10A）：2oz 起步，甚至 3oz
一个实用公式：对于 1oz 铜，走线宽度（mm）≈ 电流（A）× 0.5，可保证温升在 10°C 以内。比如 5A 电流，走线宽度至少 2.5mm。这只是经验值，具体还要看散热条件。
3.4 温升对电阻的影响：一个被忽视的恶性循环
铜的电阻率随温度升高而增加。这个特性，在电源设计中会引发一个正反馈：
- 电流流过走线，产生 I²R 损耗，发热
- 温度升高，铜的电阻率增大
- 电阻增大，相同电流下损耗更大，发热更严重
- 温度继续升高……
这就是所谓的热失控。虽然 PCB 走线通常不会烧断，但压降会显著恶化。
铜的电阻温度系数（TCR）约为 0.00393 /°C（20°C 基准）。也就是说，温度每升高 10°C，电阻增加约 4%。
R(T) = R(20°C) × [1 + 0.00393 × (T - 20)]举个例子：一条走线在 20°C 时电阻 10 mΩ，通流后温度升到 80°C。那么：
R(80°C) = 10 × [1 + 0.00393 × (80 - 20)]
= 10 × [1 + 0.2358]
= 12.36 mΩ电阻增加了 23.6%。如果电流是 10A，压降从 100mV 变成了 123.6mV。这个增量，在低电压（比如 1V 内核供电）场景下，可能就是压降超标的最后一根稻草。
我的做法：在做压降仿真时，我习惯把铜的电阻率设置为 85°C 时的值（约 2.2×10-8 Ω·m），而不是常温值。这样算出来的压降更接近实际工作状态。虽然保守了一点，但至少不会在高温测试时翻车。
3.5 知识体系总览
下面这张图，把本章的核心逻辑串起来了。你可以把它当作一个快速参考。
3.6 实际设计中的几点建议
聊了这么多理论，最后给几个我在项目中沉淀下来的实操建议：
- 先算后画：在 Layout 之前，先根据电流和允许压降，反推走线宽度。别等画完了再改，那会改到怀疑人生。
- 留 20% 余量：理论计算值乘以 1.2，作为目标电阻。铜箔厚度公差、温度变化、加工偏差，都会吃掉你的余量。
- 多层并联：如果单层走线宽度不够，可以用多层并联。比如内层电源层和表层走线通过过孔并联，等效电阻减半。但要注意过孔的电阻，别让过孔成为瓶颈。
- 实测验证：板子回来后，用四线法测一下关键电源走线的电阻。我遇到过理论计算 5 mΩ，实测 8 mΩ 的情况——后来发现是 PCB 厂把内层铜箔减薄了。
避坑指南：我曾经在一个项目中，为了追求极致的小体积，把电源走线宽度压到了理论计算的最小值。结果板子在 85°C 高温测试时，压降直接超标 30%。从那以后，我再也不敢卡着理论极限做设计。记住：理论是理想情况，实际是残酷的。