2. 欧姆定律与电源压降：V=IR的工程解读
欧姆定律，V=IR，这大概是电子工程里最基础的公式了。但说实话，学校里教的和工程上用的，完全是两码事。我刚开始做板子的时候，也觉得这玩意儿太简单，不就是电压等于电流乘电阻吗？直到第一次被电源压降坑得死去活来，才明白——V=IR 里的每一个字母，在工程里都有它自己的脾气。
今天我们就来聊聊，这个公式在电源完整性里到底该怎么用。不是背公式，是真正理解它。
2.1 工程视角的 V=IR：不是数学，是物理
先问个问题：你测到一个节点电压是 3.3V，另一个节点是 3.25V，差了 50mV。这 50mV 去哪了？
答案很简单：被电流“吃”掉了。电流流过导体，导体有电阻，电阻上就会产生压降。这就是 V=IR 的物理本质——能量在传输过程中被消耗了。
但在工程里，我们更关心的是：这 50mV 的压降，会不会让芯片罢工？
我见过一个项目，FPGA 核心电压标称 1.0V，实际到芯片引脚只有 0.92V。差了 80mV，结果 FPGA 死活不干活。查了半天，就是 PCB 走线太细，铜箔电阻太大。你说冤不冤？
工程口诀：
- V 不是理想值，是实际到达负载的电压
- I 不是标称值，是瞬态变化的电流
- R 不是固定值，是随温度、频率变化的阻抗
所以，别把 V=IR 当数学等式。它是一张能量账单——电流每走一步，都要“交过路费”。
2.2 电阻的组成：三种电阻，三种坑
电阻不是凭空来的。在电源路径上，电阻主要来自三个地方。我习惯把它们叫做“三兄弟”——体电阻、接触电阻、扩散电阻。每个都有各自的脾气。
2.2.1 体电阻：材料本身的“倔强”
体电阻，说白了就是材料自己不想让电流好好过。铜、铝、金，导电性再好，也有电阻。公式是：
R = ρ × L / A其中 ρ 是电阻率，L 是长度，A 是截面积。这个公式告诉我们两件事：
- 走线越长，电阻越大——所以电源路径要短
- 走线越细，电阻越大——所以电源层要用宽铜皮
我记得有一次做 12V 转 1.0V 的 DCDC，输出走线用了 10mil 宽。结果满载时压降 120mV，效率直接掉了 3 个点。后来改成 50mil 宽，压降降到 30mV。你看，就这么简单的事，不注意就翻车。
我的习惯：电源走线宽度，至少按 1A/40mil 来估算（1oz 铜厚）。如果空间允许，翻倍更安全。
2.2.2 接触电阻：连接处的“隐形杀手”
接触电阻，是两种材料接触时产生的额外电阻。你想想看，两个金属表面，微观上其实只有少数点真正接触。电流只能从这些点挤过去，电阻自然就大了。
接触电阻常见的地方：
- 连接器——插拔几次，氧化了，电阻变大
- 焊点——虚焊、冷焊，电阻能翻好几倍
- 螺丝端子——没拧紧，接触不良
我曾经遇到过一个案子，整机测试时电流一大就掉电。查了两天，最后发现是电源输入端子螺丝只拧了半圈。接触电阻从 1mΩ 变成了 50mΩ，10A 电流下压降 0.5V。你说气不气人？
避坑指南：接触电阻不是固定的。振动、温度变化、氧化，都会让它变大。设计时一定要留余量，别卡着极限算。
2.2.3 扩散电阻：半导体里的“特殊存在”
扩散电阻，主要出现在芯片内部。比如 MOSFET 的源漏区、二极管的结构里。它不是单纯的导体，而是掺杂半导体形成的电阻区域。
扩散电阻的特点是：随温度变化很大。温度升高，电阻增大。这在电源芯片的导通电阻 RDS(on) 里体现得最明显。
举个例子，某 MOSFET 在 25°C 时 RDS(on) 是 5mΩ，到了 125°C 可能变成 10mΩ。如果设计时按 5mΩ 算，高温下压降翻倍，芯片可能直接过热保护。
所以，我选 MOSFET 时，从来不看典型值，只看最大值，而且是高温下的最大值。
2.3 电流路径与压降分布：电流走哪，压降就在哪
电流不是均匀分布的。它总是挑电阻最小的路走。这在 PCB 上尤其明显。
你想想看，一个电源层，如果中间有个过孔阵列，电流会怎么走？它会绕着过孔走，因为过孔破坏了铜皮的连续性，局部电阻变大。结果就是，电流路径变长，压降变大。
下面这张图，是我自己总结的电流路径与压降分布关系：
从这张图里，你能看到几个关键点：
- 主路径压降最小——因为走线宽、距离短
- 分支路径压降增大——因为走线变窄、距离变长
- 负载端压降最大——因为电流一路“交过路费”过来
所以，设计电源分配网络时，我有个原则：让电流走最短、最宽的路。别让电流在 PCB 上绕来绕去，每绕一圈，压降就多一分。
2.4 工程中的压降计算：别光算，要实测
理论说完了，来点实际的。怎么算压降？
假设你有一条 100mm 长、1mm 宽的 PCB 走线，铜厚 1oz（约 35μm），电流 2A。铜的电阻率是 1.72×10-8 Ω·m。
先算截面积：
A = 1mm × 35μm = 1×10⁻³ × 35×10⁻⁶ = 3.5×10⁻⁸ m²再算电阻：
R = ρ × L / A = 1.72×10⁻⁸ × 0.1 / 3.5×10⁻⁸ ≈ 0.049 Ω = 49 mΩ最后算压降：
V = I × R = 2A × 0.049Ω ≈ 0.098V = 98 mV98mV！对于 1.0V 的核心电压来说，这已经接近 10% 的压降了。很多芯片要求供电电压波动不超过 ±5%，98mV 直接超标。
我的建议：别光靠算。算完一定要用万用表或示波器实测。因为 PCB 制造公差、温度变化、接触电阻，都会让实际值比算的大。我吃过这个亏，现在都是“算一遍，测两遍”。
2.5 压降的连锁反应：不只是电压低了
压降不只是让电压变低那么简单。它会引发一系列连锁反应：
| 压降影响 | 直接后果 | 连锁反应 |
|---|---|---|
| 电压降低 | 芯片工作不稳定 | 逻辑错误、死机、重启 |
| 电流增大 | 芯片为了维持功率，会拉更多电流 | 压降进一步增大，形成正反馈 |
| 温度升高 | 电阻随温度升高而增大 | 压降更大，效率更低 |
| 效率下降 | 电源转换效率降低 | 发热增加，系统寿命缩短 |
你看，压降不是孤立的问题。它像多米诺骨牌，一倒全倒。所以，设计时一定要从系统角度考虑，别只看局部。
2.6 小结：记住这三句话
好了，这一章的内容就这些。最后，我用自己的话总结一下：
- V=IR 是能量账单——电流每走一步都要交过路费，别让电流走冤枉路
- 电阻有三兄弟——体电阻、接触电阻、扩散电阻，每个都要防
- 压降会连锁反应——别只看电压，要看整个系统的稳定性