3. 电源阻抗特性：目标阻抗的定义、频率与阻抗的关系、为什么低频和高频要分开看
做电源完整性设计，说白了就是在跟阻抗打交道。我刚开始接触这行的时候，总觉得把电源拉粗一点、电容多放几个就完事了。结果有一次板子回来，高速接口老是误码，查来查去才发现是电源阻抗没控好。嗯，从那以后我再也不敢小看这个参数了。
今天咱们就聊聊电源阻抗的三个核心问题：目标阻抗到底是什么？频率怎么影响阻抗？为什么低频和高频要分开处理？
3.1 目标阻抗：一个简单但容易被误解的概念
目标阻抗（Target Impedance）这个概念，其实特别直白。你想想看，芯片在工作时电流是动态变化的——从休眠到满载，电流可能瞬间跳变几个安培。如果电源路径上有阻抗，电流变化就会引起电压波动。
公式很简单：
Z_target = ΔV / ΔI其中：
- ΔV：芯片允许的电压波动范围（比如 3.3V ± 5%，就是 ±0.165V）
- ΔI：芯片瞬态电流变化量（比如从 1A 跳到 3A，ΔI = 2A）
算个例子：如果 ΔV = 0.165V，ΔI = 2A，那么目标阻抗就是 82.5mΩ。也就是说，从芯片焊盘看进去的电源阻抗，在整个工作频段内都不能超过这个值。
关键理解：目标阻抗不是「越低越好」，而是「够用就好」。定得太低，电容成本和 PCB 面积会爆炸；定得太高，芯片电压纹波超标，系统不稳定。
我在一个通信项目里就吃过这个亏。当时设计团队把目标阻抗定到了 10mΩ，结果板子上密密麻麻全是电容，成本涨了 30%。后来重新评估芯片的电压容限，发现 30mΩ 就够用，直接省了一大笔钱。
3.2 频率与阻抗的关系：不是一条直线
很多人以为电源阻抗是一条平直的线，其实完全不是。真实的电源分配网络（PDN）阻抗曲线，是一条随频率变化的曲线。
为什么会这样？因为 PDN 里有三种基本元件：
- 电阻（R）：PCB 走线、过孔、平面的直流电阻
- 电感（L）：走线电感、过孔电感、电容的寄生电感（ESL）
- 电容（C）：去耦电容、PCB 平面间的寄生电容
这三种元件组合起来，阻抗随频率的变化大致分三段：
| 频段 | 主导因素 | 阻抗趋势 | 典型范围 |
|---|---|---|---|
| 低频（DC ~ 1kHz） | 电阻 R | 基本平坦 | mΩ 级 |
| 中频（1kHz ~ 10MHz） | 电容 C + 电感 L | 先降后升（谐振峰） | mΩ ~ 几十 mΩ |
| 高频（10MHz ~ 1GHz+） | 电感 L | 线性上升（20dB/dec） | 几十 mΩ ~ Ω 级 |
说白了，低频段靠电源模块（VRM）和 bulk 电容撑着，中频段靠陶瓷电容和 PCB 平面电容，高频段就只能靠芯片本身的片上电容了。
我的经验：很多工程师只关注中频段的谐振峰，忽略了高频段的电感爬升。实际上，对于 GHz 级的芯片，高频阻抗往往才是瓶颈。我曾经在一个 10Gbps 串行链路的设计中，就是因为没控好 100MHz 以上的阻抗，导致眼图闭合。
3.3 为什么低频和高频要分开看？
这个问题，我当年也困惑过。后来做了几个项目才明白——低频和高频的「敌人」不一样。
低频段（DC ~ 1kHz）
低频段的阻抗主要由直流电阻决定。电流变化慢，电感几乎不起作用。这时候的问题是：
- IR 压降：大电流流过 PCB 走线或平面，产生直流压降
- 热效应：电阻损耗转化为热量，影响系统可靠性
解决方案很直接：加宽走线、增加铜厚、使用多层平面。我习惯在电源入口处先算一遍直流压降，确保最远端芯片的电压还在规格内。
高频段（10MHz ~ 1GHz+）
高频段的阻抗主要由电感决定。频率越高，感抗越大（Z = 2πfL）。这时候的问题是：
- 瞬态响应：芯片电流突变时，电感阻碍电流变化，导致电压跌落
- 谐振：电容和电感形成 LC 谐振，在特定频率出现阻抗尖峰
解决方案完全不同：减小回路电感、优化电容布局、使用低 ESL 电容。我见过有人用 0402 封装的电容替代 0805，高频阻抗直接降了一半。
注意：低频和高频的优化手段是冲突的。比如，为了降低直流电阻，你可能想用大面积的铜平面，但这会增加平面间的寄生电容，改变高频谐振点。所以必须分开看，分别优化。
3.4 一张图看懂电源阻抗的全貌
下面这张图，是我自己总结的 PDN 阻抗分析框架。每次做新项目，我都会先画一遍这个逻辑，确保思路清晰。
3.5 实际设计中的几个关键点
讲完了理论，说说实际干活时要注意什么。
1. 目标阻抗不是一成不变的
芯片在不同工作模式下，电流变化量不一样。比如，CPU 在空闲时 ΔI 可能只有几百 mA，但满载时 ΔI 可能达到几十 A。我习惯把最恶劣的情况作为设计基准，但也会留一点余量。
2. 低频和高频的测量方法不同
低频阻抗用万用表就能测，但高频阻抗必须用 VNA（矢量网络分析仪）。我见过有人用万用表去量 100MHz 的阻抗，结果完全不准——因为万用表根本看不到电感的影响。
3. 电容的 ESL 是高频阻抗的杀手
一个 10μF 的陶瓷电容，在 1MHz 时阻抗可能只有几 mΩ，但到了 100MHz，因为 ESL 的存在，阻抗可能飙升到几百 mΩ。所以高频段不能只看容值，还要看封装和布局。
我的习惯：每次做 PDN 仿真，我都会先跑一遍 DC 分析，确认直流压降没问题；再跑 AC 分析，看全频段的阻抗曲线。两个都过了，才敢投板。
3.6 小结
电源阻抗这件事，说白了就是三个字：控得住。目标阻抗给你一个基准，频率告诉你问题在哪，低频和高频分开看让你知道该用什么手段。下次做 PCB 设计时，不妨先问问自己：我的 PDN 阻抗曲线，在目标频段内真的达标了吗？