2、直流压降分析：IR Drop的成因、欧姆定律在PCB中的应用、直流压降的计算方法
各位好，欢迎来到第二章。上一章我们聊了电源网络的基本概念，这一章咱们来点硬核的——直流压降，也就是IR Drop。
说实话，我见过太多工程师在原理图阶段把电源网络画得漂漂亮亮，结果板子打样回来一测，芯片供电脚电压掉了0.3V，系统直接罢工。嗯，这就是典型的IR Drop问题。今天我们就把它彻底讲透。
2.1 IR Drop是什么？
IR Drop，直译就是“电流乘以电阻产生的压降”。说白了，就是电流流过PCB走线、过孔、平面时，因为导体本身有电阻，所以会产生电压损失。
你想想看，电源从VRM（电压调节模块）出发，经过长长的走线，穿过几个过孔，再经过内电层，最后到达芯片的电源引脚。这一路上，每一段导体都有电阻，电流流过这些电阻，电压自然就降下来了。
核心公式：V = I × R
这就是欧姆定律在PCB上的直接应用。IR Drop中的“I”是电流，“R”是路径总电阻，“V”就是损失的电压。
我在项目中遇到过最夸张的一次，一块FPGA板卡，核心电流高达20A，电源走线只用了15mil宽，结果从VRM到FPGA的压降达到了0.45V。FPGA内核电压才1.0V，你想想看，这板子能正常工作才怪。
2.2 IR Drop的成因分析
IR Drop的成因其实就三个要素：电流大、电阻大、或者两者都大。我们拆开来看。
2.2.1 电流因素
现代芯片的功耗越来越高，核心电压越来越低。1.8V、1.2V、0.9V的内核电压很常见，但电流却动辄十几安培甚至几十安培。大电流流过任何导体都会产生明显的压降。
2.2.2 电阻因素
PCB走线的电阻由以下几个因素决定：
- 走线长度：越长，电阻越大。这是最直观的。
- 走线宽度：越宽，电阻越小。铜箔横截面积决定。
- 铜厚：标准1oz铜厚约35μm，2oz约70μm。铜越厚，电阻越小。
- 温度：铜的电阻率随温度升高而增大。温度每升高10°C，电阻约增加4%。
- 过孔：每个过孔都有一定的电阻，多个过孔并联可以降低总电阻。
个人经验：我习惯在设计初期就估算电源路径的总电阻。如果预估压降超过目标值的50%，我会立即调整走线宽度或铜厚，而不是等到Layout完成后再去补救。
2.3 欧姆定律在PCB中的具体应用
欧姆定律V = I × R，在PCB设计中我们主要用它来做两件事：
- 估算压降：已知电流和路径电阻，计算电压损失。
- 确定走线尺寸：已知允许压降和电流，反推需要的走线宽度或铜厚。
举个例子。假设某芯片需要3A电流，允许的直流压降为1%（即3.3V电源允许33mV压降）。从VRM到芯片的走线总长度为2英寸（约50.8mm），使用1oz铜厚。
首先，我们需要知道走线的单位电阻。对于1oz铜厚、1英寸长的走线，其电阻大约为：
- 10mil宽：约0.1Ω/inch
- 20mil宽：约0.05Ω/inch
- 50mil宽：约0.02Ω/inch
- 100mil宽：约0.01Ω/inch
如果使用20mil宽的走线，2英寸总电阻为0.05 × 2 = 0.1Ω。3A电流下的压降为3 × 0.1 = 0.3V = 300mV。这远远超过了33mV的允许值。
那需要多宽的走线？目标电阻R = V/I = 0.033V / 3A = 0.011Ω。2英寸长度下，单位电阻需小于0.0055Ω/inch。查表可知，需要约180mil宽的走线。
注意：这个计算只考虑了走线的直流电阻。实际路径还包括过孔、焊盘、连接器等的电阻。我建议在计算时预留20%-30%的余量。
2.4 直流压降的计算方法
实际工程中，我们不会手动去算每一段走线的电阻。常用的方法有几种：
2.4.1 公式计算法
走线电阻的精确计算公式为：
R = ρ × L / (W × T)
其中：
ρ = 铜的电阻率，1.724 × 10⁻⁸ Ω·m（20°C时）
L = 走线长度（m）
W = 走线宽度（m）
T = 铜箔厚度（m）这个公式适合快速估算，但要注意单位换算。我习惯把长度单位统一为mm，铜厚用μm，这样计算起来方便。
2.4.2 查表法
很多PCB设计手册都提供了走线电阻速查表。下面是一个常用参考表（1oz铜厚，20°C）：
| 走线宽度 (mil) | 单位电阻 (mΩ/inch) | 单位电阻 (mΩ/cm) | 1A电流下压降 (mV/inch) |
|---|---|---|---|
| 10 | 100.0 | 39.4 | 100.0 |
| 20 | 50.0 | 19.7 | 50.0 |
| 50 | 20.0 | 7.9 | 20.0 |
| 100 | 10.0 | 3.9 | 10.0 |
| 200 | 5.0 | 2.0 | 5.0 |
| 500 | 2.0 | 0.8 | 2.0 |
这个表我用了很多年，基本能覆盖90%的常规设计场景。记住，2oz铜厚的电阻是1oz的一半，4oz是1oz的四分之一。
2.4.3 仿真工具法
对于复杂设计，我强烈建议使用仿真工具。常用的有：
- Ansys SIwave：功能强大，适合高速高密度设计
- Cadence Sigrity：与Allegro集成度高，使用方便
- Altium Designer的PDN Analyzer：适合中小型设计
- 免费的工具：如Saturn PCB Toolkit，适合快速估算
仿真工具可以精确计算整个电源网络的压降分布，包括平面、过孔、走线的综合影响。我记得有一次做一块12层板的电源仿真，仿真结果和实际测试的误差只有2.3%，这精度已经非常高了。
2.5 IR Drop的工程控制策略
知道了成因和计算方法，我们来看看怎么控制IR Drop。我总结了几个实用策略：
- 加宽走线：这是最直接的方法。对于大电流路径，尽量使用电源平面或宽走线。
- 增加铜厚：2oz铜厚比1oz减少一半电阻。成本会增加，但效果显著。
- 缩短路径：VRM尽量靠近负载芯片放置。每减少1英寸走线，就减少一份压降。
- 使用多个过孔：大电流路径上并联多个过孔，降低过孔电阻。我一般每2A电流至少用一个过孔。
- 多层并联：如果使用内电层，可以在多个层上布置相同的电源网络，通过过孔并联。
避坑指南：我曾经在一个设计中，为了节省空间，把电源走线从50mil缩窄到30mil，想着就短了0.5英寸应该没事。结果板子回来，芯片供电电压只有3.15V（设计值3.3V）。从那以后，我每次改走线宽度都会重新算一遍压降。
2.6 本章知识体系
下面这张图总结了IR Drop的核心知识结构，方便你建立整体认知：
这张图把IR Drop的成因、影响因素、计算方法和控制策略串在了一起。你可以把它当作一个检查清单，每次设计电源网络时对照着过一遍。