4、CPO概念与架构：共封装光学（CPO）的定义、系统架构、与可插拔光模块的对比及优势

随着人工智能大模型训练、高性能计算集群以及数据中心内部东西向流量的爆发式增长，传统可插拔光模块在功耗密度、信号完整性和带宽扩展方面正面临严峻的物理瓶颈。当单通道速率从100Gbps向200Gbps乃至400Gbps演进时，SerDes接口在PCB走线上的损耗、串扰以及光模块DSP的功耗问题愈发突出。共封装光学（Co-Packaged Optics，CPO）作为一种将光引擎与交换芯片或计算芯片共同封装在单一基板上的新型架构，正从实验室走向量产验证。本章将系统阐述CPO的定义边界、核心系统架构、与可插拔方案的量化对比，并深入剖析其工程化落地的优势与代价。

4.1 CPO的核心定义与技术边界

共封装光学（Co-Packaged Optics，CPO）是指将光引擎（Optical Engine）与主交换芯片（Switch ASIC）或计算芯片（XPU）封装在同一个基板（Substrate）上，通过芯片到芯片（Die-to-Die，D2D）接口实现高速电信号互连，从而大幅缩短电信号在PCB上的传输距离。与传统的可插拔光模块（Pluggable Optical Module）相比，CPO将光模块的DSP功能取消或简化，光引擎直接与ASIC通过极短的高密度布线连接，从根本上改变了数据中心的互连架构。

CPO的技术边界需要从三个维度来界定：封装维度上，光引擎与ASIC共享同一封装基板，可以是2.5D硅中介层、有机基板或扇出型晶圆级封装；接口维度上，电信号通过HBI（High Bandwidth Interface）、BoW（Bridge of Wires）或UCIe等D2D接口协议传输，而非传统的SerDes+PCB走线；功能维度上，光引擎内部集成了激光器、调制器、光电探测器、TIA和Driver，但通常不包含完整的DSP功能，均衡和时钟恢复由ASIC侧的SerDes或光引擎内部的简化CDR完成。

4.2 CPO系统架构的层次化拆解

一个完整的CPO系统架构可以从物理层次、信号层次和管理层次三个维度进行拆解。物理层次决定了光引擎与ASIC的集成方式，信号层次决定了数据通路的效率和可靠性，管理层次则负责系统的监控、配置和故障处理。

物理架构层面，当前主流方案采用2.5D硅基板架构。交换芯片作为主芯片倒装在硅中介层上，光引擎以芯片形式（而非模块形式）也倒装在同一个中介层上。中介层通过TSV（硅通孔）与下方的封装基板相连，再通过BGA焊球与PCB相连。这种架构的优势在于布线密度极高，单通道差分线间距可控制在10μm以内，远优于PCB的100μm级。另一种方案是采用有机基板上的嵌入式桥接芯片（如Intel的EMIB方案），在需要高密度布线的局部区域嵌入硅桥，兼顾了成本与性能。

信号架构层面，CPO系统的电信号链路为：ASIC的SerDes TX → 中介层差分走线 → 光引擎Driver → 调制器 → 光纤；接收方向为：光纤 → 光电探测器 → TIA → 中介层差分走线 → ASIC的SerDes RX。关键区别在于，这条链路的总长度通常控制在5-10mm以内，而可插拔方案中从ASIC到光模块的PCB走线长度往往达到150-300mm。更短的链路意味着更低的插入损耗（<1dB vs 8-12dB）、更少的串扰和更小的信号畸变，从而允许取消DSP或仅保留极简的CTLE均衡。

管理架构层面，CPO系统通常采用带外管理通道。ASIC通过I2C或SPI总线与每个光引擎的管理控制器通信，读取光功率、温度、偏置电流等遥测数据，并配置调制器工作点、TIA增益等参数。由于光引擎与ASIC距离极近，管理通道的延迟和误码率显著降低，可以实现更精细的闭环控制，例如基于温度实时调整激光器偏置电流。

4.3 与可插拔光模块的深度对比

可插拔光模块在过去二十年中主导了数据中心互连，其生态成熟、维护方便、支持独立升级。然而，当速率迈向单通道200Gbps时，可插拔方案的物理极限开始显现。以下从功耗、信号完整性、带宽密度、可维护性和成本五个维度进行量化对比。

功耗对比是CPO最核心的驱动力。以51.2Tbps交换容量为例，传统方案需要64个800G可插拔光模块，每个模块功耗约18-20W（含DSP），光模块总功耗约1200W；加上ASIC侧SerDes功耗（约0.8pJ/bit，总计约40W），系统光互连总功耗约1240W。而CPO方案将光引擎集成在封装内，取消了DSP，光引擎功耗约8-10W/引擎（每个引擎8×100G），64个引擎总功耗约600W；D2D接口功耗约0.3pJ/bit，总计约15W。整体功耗降低约50%。

信号完整性对比方面，可插拔方案中ASIC到光模块的PCB走线长度通常为200-300mm，在56Gbaud PAM4信号下，插入损耗约10-15dB，必须依赖DSP的CTLE/DFE进行均衡。而CPO方案中走线缩短至5mm以内，损耗小于1dB，信号完整性裕量大幅提升。这意味着CPO系统可以支持更高的PAM4阶数或更远的传输距离（配合更灵敏的接收机）。

带宽密度对比上，可插拔方案受限于面板空间，一个1U交换机前面板最多容纳32个OSFP端口（800G），总带宽25.6Tbps。CPO方案将光引擎分布在ASIC四周，不受面板限制，51.2Tbps的交换机可以做到1U甚至更薄，且无需考虑前面板散热风道。

4.4 案例拆解：51.2Tbps CPO交换机的工程实现

为更具体地理解CPO架构的落地过程，我们以一款典型的51.2Tbps CPO交换机为例进行拆解。该案例综合了多家头部厂商的公开技术方案，用于说明从需求到实现的完整决策链路。

背景与约束：某云服务商计划建设新一代AI训练集群，需要单机柜提供51.2Tbps无阻塞交换能力。传统可插拔方案需要64个800G OSFP模块，整机功耗预计超过2500W，超出机柜散热能力（单机柜典型散热上限2000W）。同时，由于GPU服务器与交换机之间的距离小于2米，对光模块的传输距离要求仅为SR8级别（100m），但功耗和延迟要求极为苛刻。

初始目标与关键参数：目标功耗≤1800W；端口延迟≤500ns（含FEC）；支持32个OSFP端口用于上行互联（兼容现有布线）；光引擎失效率≤50 FIT（每10^9小时失效数）。

分析判断过程：团队对比了三种方案：①全可插拔（64×800G OSFP），功耗超标；②半CPO（32×800G CPO + 32×800G可插拔），功耗接近上限但复杂度高；③全CPO（64×800G CPO），功耗最优但需解决可维护性问题。最终选择方案③，并设计了“光引擎可替换”的增强型封装——将光引擎以独立小芯片形式封装在可拆卸的LGA插座上，虽然增加了0.5dB插入损耗，但实现了现场更换能力。

实际操作步骤：第一步，ASIC采用7nm工艺，集成128个SerDes通道，每通道112Gbps PAM4，支持HBI接口；第二步，光引擎采用硅光方案，集成8个MZM调制器、8个Ge光电探测器、8通道TIA和Driver，通过2×12的FAU（光纤阵列单元）与外部MPO-24连接器对接；第三步，封装采用2.5D硅中介层，ASIC居中，8个光引擎分布在两侧，每个光引擎与ASIC之间走线长度控制在4mm以内；第四步，热管理采用液冷板+微流道方案，光引擎区域单独设计散热路径，确保激光器结温≤70°C。

结果对比与复盘：实测整机功耗1720W，满足目标；端口延迟420ns（含RS-FEC），优于目标；光引擎失效率实测38 FIT。但项目中也暴露了三个问题：一是光引擎与ASIC的D2D接口在高温下的眼图裕量下降明显，需要增加温度补偿算法；二是FAU耦合的良率在量产初期仅为92%，通过优化耦合工艺提升至98.5%；三是可拆卸LGA插座增加了封装高度，导致散热器设计空间受限。复盘经验是：CPO设计必须从系统层面统筹考虑封装、散热、测试和可维护性，任何单一环节的优化都可能引入新的瓶颈。

4.5 常见误区与设计复盘

在CPO的工程实践中，存在几个普遍性误区，值得深入剖析。第一个误区是“CPO等于取消DSP”。实际上，虽然CPO取消了光模块中的DSP，但ASIC侧的SerDes仍然需要具备一定的均衡能力（如CTLE和DFE），以应对D2D接口的残余码间干扰和封装引入的反射。在112Gbps速率下，即使走线仅5mm，封装寄生参数仍会造成0.3-0.5dB的损耗和一定的阻抗不连续，因此ASIC的SerDes设计不能简单沿用传统方案。

第二个误区是“光引擎可以无限靠近ASIC”。实际上，光引擎的激光器是热敏感器件，而ASIC的功耗密度极高（通常超过1W/mm²），两者之间的热耦合可能导致激光器波长漂移和输出功率波动。工程上通常需要在光引擎与ASIC之间设计热隔离槽（Thermal Isolation Trench），或采用不同的散热路径。此外，光引擎的FAU耦合区域对机械应力敏感，封装翘曲可能导致光纤对准偏移，因此基板的材料选择和厚度设计需要额外关注。

第三个误区是“CPO只适合超大规模数据中心”。虽然当前CPO的初期成本较高，但随着硅光工艺的成熟和封装良率的提升，CPO在电信接入、边缘计算等对功耗和空间敏感的场景中同样具有潜力。关键在于找到合适的切入点——例如在400G ZR相干光模块中，CPO架构可以显著降低DSP功耗，延长传输距离。

总结而言，CPO是光互连技术从“板级可插拔”向“封装级集成”演进的关键一步。它并非对可插拔方案的完全替代，而是在特定场景下（超大规模数据中心、AI集群、高性能计算）提供了更优的能效比和带宽密度。工程师在评估CPO方案时，应基于实际的工作负载、散热约束、维护策略和总拥有成本进行综合判断，而非盲目追求技术先进性。