2. PCB叠层结构设计：层叠结构对信号完整性的影响、参考平面与回流路径、常见4层/6层/8层板叠层推荐
叠层结构，说白了就是PCB各层的堆叠顺序。很多人觉得这玩意儿是板厂的事，设计时随便选个4层板就开干。我早年也这么干过，结果一块6层板回来，高速信号跑得一塌糊涂，眼图闭得死死的。后来才明白——叠层是信号完整性的地基，地基没打好，上面再折腾也是白搭。
2.1 层叠结构对信号完整性的影响
信号完整性，核心就两件事：阻抗控制和回流路径。叠层结构直接决定了这两点。
先说说阻抗。微带线（表层走线）和带状线（内层走线）的特性阻抗，跟介质厚度、铜厚、线宽、介电常数都有关系。但最关键的是——信号层到参考平面的距离。距离越近，阻抗越低；距离越远，阻抗越高。我见过一个项目，工程师为了省成本，把4层板的信号层和参考平面隔了0.4mm，结果100Ω差分线硬是走不出50Ω单端，最后只能改叠层。
再讲回流路径。高频信号的回流电流，永远走最小阻抗路径。这个路径不是直线，而是紧贴着信号走线的下方，在参考平面上流动。如果参考平面不连续——比如被分割了、有槽了、跨层了——回流电流就得绕路，绕路就产生环路面积，环路面积一大，辐射和串扰就来了。
核心原则：每个信号层必须紧邻一个完整的参考平面（GND或PWR）。信号层和参考平面之间的介质厚度，决定了阻抗和回流质量。
2.2 参考平面与回流路径
参考平面，通常就是GND层或PWR层。但GND和PWR做参考平面，效果不一样。
- GND平面：最干净、最稳定。回流电流直接回到源端，没有噪声耦合。我个人习惯，高速信号一律参考GND。
- PWR平面：也能做参考平面，但前提是电源纹波小、去耦充分。否则电源噪声会耦合到信号上。我在一个DDR3项目里吃过这个亏——信号参考了1.5V的PWR层，结果电源纹波20mV，数据线眼图直接不合格。
回流路径的连续性，是叠层设计的命门。你想想看，如果信号从顶层走到内层，参考平面从GND变成了PWR，回流电流就得换层。换层时如果附近没有过孔，回流电流就得绕大圈，环路面积暴增。
避坑指南：信号换层时，在换层过孔旁边加一个GND过孔，给回流电流提供近路。间距不要超过信号上升沿对应波长的1/10。我曾经一个项目没加这个GND过孔，EMI测试直接超标15dB，加了之后一次过。
还有一个常见问题：参考平面被分割。比如模拟地和数字地分开，或者电源层被分割成多个电压域。信号走线如果跨过分割区，回流电流就得绕路，产生严重的共模辐射。我的建议是——高速信号绝对不要跨分割区。如果必须跨，用桥接电容或光耦隔离。
2.3 常见4层/6层/8层板叠层推荐
下面是我个人在实际项目中验证过的叠层方案，直接拿去用，基本不会出大问题。
2.3.1 4层板叠层
4层板是最常见的低成本方案。但很多人用错了顺序。
| 层号 | 推荐叠层1（信号优先） | 推荐叠层2（EMI优先） | 不推荐叠层 |
|---|---|---|---|
| L1 | 信号（顶层） | GND | 信号 |
| L2 | GND | 信号 | 信号 |
| L3 | PWR | GND | GND |
| L4 | 信号（底层） | 信号 | PWR |
推荐叠层1：L1和L4走信号，L2是完整GND，L3是PWR。信号层紧邻GND，回流路径最短。适合大多数数字电路。
推荐叠层2：L1和L4是GND和PWR，L2和L3走信号。这种叠层EMI性能更好，因为表层是完整平面，屏蔽效果好。但信号层在内层，散热差一些。
不推荐叠层：L1和L2都是信号层，L3是GND，L4是PWR。L1的信号参考L2？L2也是信号层，没有完整参考平面，回流路径一塌糊涂。我见过有人这么干，结果10cm的走线串扰就超过-20dB。
2.3.2 6层板叠层
6层板是高速设计的入门配置。叠层方案比4层灵活得多。
| 层号 | 推荐叠层1（标准） | 推荐叠层2（高速） |
|---|---|---|
| L1 | 信号 | 信号 |
| L2 | GND | GND |
| L3 | 信号 | 信号 |
| L4 | PWR | GND |
| L5 | 信号 | 信号 |
| L6 | GND | GND |
推荐叠层1：L2和L6是GND，L4是PWR。信号层L1、L3、L5都有紧邻的参考平面。L3和L4之间距离要小，保证L3信号的回流路径短。这个叠层我用了很多年，稳定可靠。
推荐叠层2：L2、L4、L6都是GND，L1、L3、L5走信号。三个GND层，回流路径最短，EMI性能最好。但成本高一些，适合对EMI要求极严的产品。
注意：6层板不要用L1信号、L2信号、L3 GND、L4 PWR、L5信号、L6信号这种叠层。L1和L2之间没有参考平面，L5和L6之间也没有。高速信号走表层，回流路径长，辐射大。
2.3.3 8层板叠层
8层板是高端设计的标配。叠层方案可以做到信号层和参考平面一一对应。
| 层号 | 推荐叠层（最优） | 说明 |
|---|---|---|
| L1 | 信号 | 顶层，走高速信号 |
| L2 | GND | 完整参考平面 |
| L3 | 信号 | 内层带状线，阻抗可控 |
| L4 | GND | 完整参考平面 |
| L5 | PWR | 电源层，可分割 |
| L6 | 信号 | 内层带状线 |
| L7 | GND | 完整参考平面 |
| L8 | 信号 | 底层，走低速或IO信号 |
这个叠层的核心思路：每个信号层都紧邻一个GND层。L1参考L2，L3参考L4，L6参考L7，L8参考L7。L5是PWR层，给电源分配用。L4和L5之间距离可以稍大，因为PWR层不需要紧邻信号层。
我做过一个FPGA+8路ADC的项目，用的就是这个叠层。信号速率1.2Gbps，眼图余量超过30%，EMI测试轻松过Class B。嗯，叠层选对了，后面省心很多。
2.4 叠层设计知识结构
下面这张图，把叠层设计的核心逻辑串起来了。
2.5 叠层设计的几个实战要点
- 对称性：叠层结构要对称，防止板子翘曲。比如6层板，L1和L6铜厚一致，L2和L5铜厚一致。不对称的叠层，回流焊后板子弯成香蕉，贴片都贴不稳。
- 介质厚度：信号层到参考平面的介质厚度，决定了阻抗。一般控制在0.1mm~0.2mm之间。太薄了阻抗做不高，太厚了回流路径长。
- 铜厚选择：信号层用0.5oz或1oz，电源层用1oz或2oz。铜厚影响阻抗，也影响载流能力。我做过一个电源模块，PWR层用了2oz铜，载流20A没问题。
- 阻抗控制：下单时一定要跟板厂明确阻抗要求。比如单端50Ω±10%，差分100Ω±10%。板厂会根据叠层和线宽反算介质厚度。
个人习惯：每次画板前，先用叠层计算器（比如Polar SI9000）算一遍阻抗。把目标阻抗、线宽、介质厚度、铜厚都填进去，看结果是否合理。别等板子回来了才发现阻抗不对，那时候哭都来不及。
叠层设计，说白了就是给信号找个好邻居。信号层旁边是GND，回流路径就短；旁边是另一个信号层，串扰就大。这个道理简单，但很多人就是记不住。嗯，记住一句话：信号层和参考平面，永远是一对。