第一章：课程导论与抗干扰基础

各位同学，欢迎来到《嵌入式系统抗干扰实战》的第一课。

做嵌入式硬件这么多年，我见过太多“板子能跑，但一上现场就抽风”的案例。电机一转，通信就丢包；继电器一吸，单片机就复位。这些问题，说白了就是抗干扰没做好。

这一章，我们先打好地基。把电磁兼容（EMC）、信号完整性（SI）、电源完整性（PI）这几个核心概念理清楚。后面所有布局、布线、测试的技巧，都从这里长出来。

1.1 电磁兼容（EMC）三要素

EMC 问题，本质上就三个东西在捣乱：干扰源、耦合路径、敏感设备。缺一个，问题都成立不了。

我习惯把这三个要素画成一个三角模型，每次排查问题，都拿这个三角去套。

1.2 干扰源与耦合路径

干扰源分两类：自然干扰（雷电、静电）和人为干扰（开关电源、数字电路、电机）。

我们做嵌入式设计，打交道最多的就是人为干扰。你想想看，一个 100MHz 的晶振，它的高次谐波能跑到几百兆甚至上 GHz。这些能量如果不加控制，就会通过下面几种路径跑出去害人。

耦合路径的四种方式

耦合类型	物理机制	典型场景	我踩过的坑
传导耦合	通过导线、电源线、地线直接传递	电机电流突变导致MCU供电跌落	曾经一块板子，继电器一吸，ADC读数就跳。查了半天，发现继电器和MCU共用一根5V线。
辐射耦合	电磁波在空间传播，被天线接收	高频时钟线靠近敏感信号线	我记得有个项目，LVDS通信老丢包。最后发现是DDR走线在它旁边绕了一圈。
共阻抗耦合	多个电路共用同一阻抗（地阻抗最常见）	大电流回路与小信号回路共用一段地线	这个最隐蔽。我曾经用万用表量地线，电阻才几毫欧，以为没事。结果高频下阻抗飙升，问题就出来了。
近场耦合	电场或磁场通过分布电容/互感耦合	变压器漏磁干扰旁边的霍尔传感器	做电机驱动器时，电流采样电阻的走线离功率管太近，采样值一直不准。

1.3 信号完整性（SI）基本概念

信号完整性，说白了就是：信号从发送端到接收端，还能不能保持它该有的样子。

我刚开始做高速设计时，总觉得只要原理图对了，PCB随便拉一拉就行。直到有一次，一块 8 层板的 FPGA 板，跑 200MHz 死活不稳定。示波器一看，时钟信号已经变成了一个“馒头波”。

SI 的核心问题

• 反射：阻抗不匹配，信号在传输线上来回弹。表现为过冲、下冲、振铃。
• 串扰：一条线上的信号，通过电磁场耦合到旁边的线上。表现为噪声叠加。
• 时序偏移：信号到达时间不一致，导致建立/保持时间违例。
• 信号衰减：高频分量被介质吸收，信号边沿变缓。

1.4 电源完整性（PI）基本概念

电源完整性，就是保证芯片的每个电源引脚，在任何时刻都能得到它需要的电流，而且电压波动在允许范围内。

你想想看，一个 FPGA 在翻转时，电流变化率（di/dt）可能高达几十安培每微秒。如果电源路径的阻抗太高，瞬间就会产生巨大的电压跌落（IR Drop）。芯片就会“饿死”，逻辑出错。

PI 设计的关键指标

指标	定义	典型要求	设计手段
目标阻抗	电源分配网络（PDN）在目标频率范围内的最大允许阻抗	通常 < 0.1Ω（高频核心供电）	多层板、去耦电容网络、电源平面
纹波/噪声	电源输出上的交流分量	通常 < 1% Vout（模拟电路更严）	LC滤波、LDO、电容组合
瞬态响应	负载电流突变时，电压恢复稳定的速度	跌落 < 5%，恢复时间 < 10μs	高频小电容靠近负载、大电容储能

1.5 本章小结

这一章我们讲了三个核心概念：

• EMC 三要素： 干扰源、耦合路径、敏感设备。排查问题就按这个顺序来。
• 耦合路径： 传导、辐射、共阻抗、近场。每种都有对应的抑制手段。
• SI 与 PI： 信号要保真，电源要稳。两者必须一起考虑。

这些概念，后面每一章都会用到。尤其是做 PCB 布局布线时，脑子里要时刻想着：电流从哪里来，回哪里去？信号走哪条路，会不会被干扰？