VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA时序约束与RISC-V软核优化性能调优实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=FPGA时序约束与RISC-V… · 核心概念 · 整体框架与实战工程概览
课程导入FPGA
02
FPGA基础回顾
目标=FPGA架构 · 可编程逻辑资源 · 时钟网络
FPGA基础回顾
03
RISC-V指令集架构入门
目标=RV32I/RV32E指令格式 · 寄存器组织 · 流水线阶段与软核实现方式
RISC-V指令集架构入门
04
时序约束基础
目标=时钟定义 · 输入输出延迟 · 时序路径分类
时序约束基础目标=时钟定义
05
静态时序分析原理
目标=时序报告解读 · 关键路径识别 · 时序裕量计算与违例分析方法
静态时序分析原理目标=时序报告解…
06
时钟约束实战
目标=主时钟 · 生成时钟 · 虚拟时钟
时钟约束实战目标=主时钟
07
I/O时序约束实战
目标=输入输出延迟约束 · 源同步接口约束 · DDR接口约束与板级时序收敛
I/O时序约束实战
08
时序例外约束
目标=多周期路径 · 伪路径 · 最大最小延迟约束及其在RISC-V软…
时序例外约束目标=多周期路径
09
RISC-V软核流水线设计
目标=取指 · 译码 · 执行
RISC-V软核流水线设计
10
关键路径优化方法
目标=逻辑重定时 · 流水线切割 · 寄存器复制
关键路径优化方法目标=逻辑重定时
11
时钟域交叉处理
目标=异步FIFO · 握手同步器 · 格雷码计数器与CDC时序约束方法
时钟域交叉处理FIFO
12
复位与初始化时序
目标=同步复位 · 异步复位同步释放 · 复位树约束与软核启动时序
复位初始化时序
13
存储器接口时序
目标=指令存储器 · 数据存储器 · BRAM/URAM时序约束与访存瓶颈…
存储器接口时序目标=指令存储器
14
总线与互连时序
目标=AXI/AHB/APB总线时序… · 仲裁逻辑优化与多主设备冲突处理
总线互连时序
15
RISC-V软核性能评估
目标=CPI · IPC · 频率
RISC-V软核性能评估
16
软核频率提升实战
目标=关键路径流水化 · 指令预取 · 分支预测与乘除法器时序优化
软核频率提升实战目标=关键路径流…
17
缓存与紧耦合存储器优化
目标=I-Cache/D-Cache… · TCM配置 · 命中率提升与访问延迟隐藏
缓存紧耦合存储器优化
18
中断与异常处理时序
目标=中断控制器 · 异常入口 · 流水线冲刷与实时响应性能调优
异常处理时序目标=
19
调试与跟踪模块时序
目标=JTAG调试 · 硬件断点 · 指令跟踪与调试逻辑对时序的影响
调试跟踪模块时序
20
综合与实现策略
目标=综合选项 · 布局布线策略 · 物理优化与增量编译对时序收敛的影响
综合实现策略
21
时序收敛迭代流程
目标=约束检查 · 时序分析 · 代码修改
时序收敛迭代流程目标=约束检查
22
常见时序问题与解决
目标=建立违例 · 保持违例 · 时钟偏斜
常见时序问题解决
23
RISC-V软核性能调优案例
目标=从50MHz到100MHz的频…
RISC-V软核性能调优案例
24
软硬件协同优化
目标=编译器优化 · 指令扩展 · 自定义加速器与软核接口时序协同
软硬件协同优化目标=编译器优化
25
低功耗与时序权衡
目标=时钟门控 · 电源域 · 动态频率调整与功耗对时序收敛的影响
低功耗时序权衡
26
多核RISC-V系统时序
目标=多核互连 · 缓存一致性 · 核间通信与全局时序约束策略
RISC-V多核
27
形式验证与时序验证
目标=等价性检查 · 时序断言 · CDC验证与约束完整性检查
形式验证时序验证
28
板级调试与测量
目标=示波器 · 逻辑分析仪 · 片上调试与实测时序与约束一致性验证
板级调试测量
29
工程化最佳实践
目标=约束管理 · 版本控制 · 自动化脚本
工程化最佳实践目标=约束管理
30
综合提升与前沿展望
目标=RISC-V软核在AIoT/边… · 时序约束自动化与未来趋势
综合提升前沿展望