VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA RISC-V与软核系统工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=FPGA与RISC-V的融合趋… · 软核系统工程的定位 · 学习目标
课程导入FPGA
02
FPGA基础回顾
目标=FPGA架构 · LUT与可编程逻辑 · 时钟与复位
FPGA基础回顾
03
RISC-V指令集架构入门
目标=RISC-V起源与哲学 · RV32I基础整数指令 · 寄存器组织
RISC-V指令集架构入门
04
RISC-V特权架构与扩展
目标=机器模式 · 用户模式 · CSR寄存器
RISC-V特权架构
05
软核处理器概念
目标=软核与硬核对比 · 软核CPU的组成 · 取指-译码-执行-访存-写回流水线
软核处理器概念目标=软核
06
FPGA上实现RISC-V软核的流程
目标=需求分析 · ISA子集选择 · 微架构设计
FPGARISC-V
07
取指与译码单元设计
目标=PC更新逻辑 · 指令存储器接口 · 指令对齐与压缩指令处理
取指译码单元设计
08
执行单元与ALU设计
目标=算术逻辑单元 · 移位器 · 比较器
ALU执行单元
09
访存与总线接口
目标=加载/存储单元 · 数据存储器接口 · 字节使能与对齐
访存总线接口
10
中断、异常与CSR
目标=中断控制器 · 异常向量表 · CSR读写
CSR异常
11
存储系统与Cache
目标=指令与数据存储器 · BRAM/DRAM控制器 · Cache基本原理
Cache存储系统
12
外设与SoC集成
目标=GPIO · UART · SPI
SoC外设
13
软核系统的软件开发
目标=交叉编译工具链 · 启动流程 · 链接脚本
软核系统的软件开…目标=交叉编译工…
14
RTOS与软核系统
目标=FreeRTOS移植 · 任务调度 · 同步与通信
RTOS软核系统
15
仿真与验证方法
目标=Testbench编写 · 指令集模拟器对比 · 形式验证入门
仿真验证方法
16
综合、实现与时序收敛
目标=综合策略 · 资源估算 · 时序约束
综合实现
17
调试与性能分析
目标=JTAG调试 · 逻辑分析仪 · 性能计数器
调试性能分析
18
案例实战一
目标=从零搭建最小RV32I软核 · 添加BRAM · 运行汇编测试程序并上板验证
案例实战一RV32I
19
案例实战二
目标=扩展外设与中断 · 实现中断驱动串口通信 · 编写中断服务程序并测试
案例实战二目标=扩展外设
20
案例实战三
目标=运行C程序与RTOS · 编写链接脚本 · 移植FreeRTOS
案例实战三RTOS
21
案例实战四
目标=自定义指令加速：分析计算瓶颈 · 设计自定义指令 · 修改软核流水线
案例实战四目标=自定义指令…
22
案例实战五
目标=SoC系统集成与总线优化 · 使用AXI互联 · 优化仲裁与带宽
案例实战五SoC
23
常见问题与排错
目标=指令取指错误 · 流水线冒险 · 总线死锁
常见问题排错
24
软核选型与对比
目标=Rocket Chip · SiFive · VexRiscv
软核选型对比
25
安全与可靠性
目标=安全启动 · 内存保护 · 特权级隔离
安全可靠性
26
高级主题
目标=多核与一致性 · 缓存一致性协议 · 片上网络
高级主题目标=多核
27
工程化与项目管理
目标=版本控制 · CI/CD · 自动化测试
工程化项目管理
28
综合项目
目标=设计一个完整的FPGA RIS… · 架构设计 · RTL实现
综合项目FPGA
29
课程总结与展望
目标=知识体系回顾 · 关键技能梳理 · RISC-V生态发展趋势
课程总结目标=知识体系回…
30
综合提升与挑战
目标=优化软核面积与频率 · 实现多级流水线与分支预测 · 支持操作系统
综合提升挑战