VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA RISC-V软核仿真验证与调试实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与学习地图
目标=RISC-V软核在FPGA中的… · 仿真验证与调试的价值 · 课程目标
课程导入学习地图
02
RISC-V指令集与微架构基础
目标=RV32I/RV32E核心指令 · 寄存器组织 · 异常与中断
RISC-V指令集
03
FPGA开发与仿真环境搭建
目标=Vivado/Quartus/… · 仿真器选择 · 波形查看器
FPGA开发
04
Verilog/SystemVerilog仿真基础
目标=测试平台结构 · 时钟复位生成 · 任务与函数
Verilog/Syst…仿真基础
05
RISC-V软核源码结构解析
目标=取指 · 译码 · 执行
RISC-V软核源码结构解析
06
单元级仿真验证方法
目标=指令译码器 · ALU · 寄存器堆
单元级仿真验证方…目标=指令译码器
07
指令集功能验证实战
目标=逐条指令测试 · 算术逻辑 · 移位
指令集功能验证实…目标=逐条指令测…
08
汇编测试程序开发
目标=RISC-V汇编语法 · 链接脚本 · 启动代码
汇编测试程序开发RISC-V
09
总线与存储子系统仿真
目标=指令总线 · 数据总线 · AHB/AXI/ Wishbone协…
总线存储子系统仿真
10
中断与异常验证
目标=定时器中断 · 外部中断 · 软件中断
异常验证目标=定时器
11
流水线冒险与旁路验证
目标=数据冒险 · 控制冒险 · 结构冒险
流水线冒险旁路验证
12
随机约束与覆盖率驱动验证
目标=SystemVerilog随机… · 约束求解 · 功能覆盖率模型
随机约束覆盖率驱动验证
13
UVM验证方法学入门
目标=UVM组件 · 序列 · 驱动器
UVM验证方法学入门
14
形式验证初步
目标=属性描述 · 断言SVA · 形式工具流程
形式验证初步目标=属性描述
15
软核集成与SoC仿真
目标=CPU核 · 存储器 · 外设
SoC软核集成
16
FPGA原型验证流程
目标=综合 · 实现 · 时序约束
FPGA原型验证流程
17
调试接口与在线调试
目标=JTAG调试 · RISC-V Debug Modul… · GDB交互
调试接口线调试
18
仿真调试实战
目标=波形定位 · 断点与触发 · 信号追踪
仿真调试实战目标=波形定位
19
性能评估与优化
目标=CPI统计 · 指令计数 · 流水线效率
性能评估优化
20
常见问题与排错指南
目标=复位失效 · 总线死锁 · 中断丢失
常见问题排错指南
21
综合项目一
目标=RV32I五级流水软核仿真验证 · 覆盖率报告与缺陷修复
综合项目一RV32I
22
综合项目二
目标=带中断与总线的SoC软核验证 · UART · GPIO
综合项目二SoC
23
综合项目三
目标=UVM验证平台搭建 · 实现随机激励 · 参考模型与自动比对
综合项目三UVM
24
综合项目四
目标=FPGA上板调试与性能分析 · 运行基准程序 · 使用ILA与调试器定位问题并优化
综合项目四FPGA
25
验证计划与文档规范
目标=验证需求分解 · 测试用例管理 · 回归测试
验证计划文档规范
26
CI/CD与自动化回归
目标=脚本化仿真 · Makefile/CMake · GitHub Actions
CI/CD自动化回归
27
开源RISC-V软核案例研究
目标=PicoRV32 · VexRiscv · SERV
RISC-V开源
28
扩展指令与自定义加速
目标=RISC-V扩展机制 · 自定义指令添加 · 协处理器接口
扩展指令自定义加速
29
安全与可靠性验证
目标=特权模式 · 内存保护 · 异常处理
安全可靠性验证
30
课程总结与进阶路线
目标=知识体系回顾 · 实战经验提炼 · 进阶学习资源
课程总结进阶路线