VIP19
本课程属于：047-RISC-V仿真与原型开发 嵌入式与底层系统 · 共 19 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

FPGA RISC-V软核实现项目实战工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入
目标=FPGA与RISC-V软核的基… · 学习目标 · 整体课程框架与实战项目介绍
课程导入FPGA
02
FPGA基础回顾
目标=FPGA架构 · 开发流程 · 常用工具链（Vivado/Quart…
FPGA基础回顾
03
RISC-V指令集架构概览
目标=RISC-V起源 · 模块化设计 · RV32I基础整数指令集
RISC-V指令集架构概览
04
RISC-V软核设计流程
目标=从指令集到微架构 · 流水线设计 · 数据通路与控制单元划分
RISC-V软核设计流程
05
开发环境搭建
目标=安装FPGA开发工具 · RISC-V工具链（GCC · GDB）
开发环境搭建FPGA
06
单周期RISC-V处理器实现
目标=取指 · 译码 · 执行
RISC-V单周期
07
流水线RISC-V处理器设计
目标=五级流水线划分 · 冒险处理（数据冒险 · 控制冒险）
RISC-V流水线
08
指令存储器与数据存储器设计
目标=ROM/RAM IP核使用 · 总线接口 · 字节使能与对齐处理
指令存储器数据存储器设计
09
外设与总线接口
目标=GPIO · UART · SPI
外设总线接口
10
中断与异常处理
目标=RISC-V中断控制器（PLI… · 异常向量表 · CSR寄存器与中断服务程序
异常处理RISC-V
11
RISC-V软核的仿真验证
目标=编写测试程序 · 使用Verilator/ModelS… · 波形分析与调试
RISC-V软核的仿真验证
12
FPGA综合与实现
目标=时序约束 · 引脚分配 · 综合选项
FPGA综合
13
上板调试与测试
目标=下载比特流 · 使用逻辑分析仪（ILA）抓取信号 · 串口通信测试与LED/按键交互
上板调试测试
14
C语言开发环境
目标=为RISC-V软核移植newl… · 编写链接脚本 · 启动代码与基本库函数
C语言开发环境RISC-V
15
RTOS移植实战
目标=将FreeRTOS或Zephy… · 任务调度与上下文切换实现
RTOS移植实战
16
性能评估与优化
目标=CPI计算 · 流水线效率分析 · 关键路径优化
性能评估优化
17
项目实战一
目标=实现一个基于RISC-V软核的… · 包含传感器驱动 · LCD显示与串口上报
项目实战一RISC-V
18
项目实战二
目标=实现一个RISC-V软核的电机… · 结合PID算法与上位机通信
项目实战二RISC-V
19
项目实战三
目标=构建RISC-V软核的简易示波… · 利用ADC采样 · FFT运算与VGA显示
项目实战三RISC-V
20
调试与故障排除
目标=常见仿真与上板问题（时序违例 · 信号冲突 · 存储器初始化）及解决方法
调试故障排除
21
软核扩展与定制
目标=添加自定义指令 · 协处理器接口 · AXI总线集成与多核探索
软核扩展定制
22
开源RISC-V软核对比
目标=PicoRV32 · VexRiscv · Rocket Chip特点分析与选型…
RISC-V开源
23
FPGA资源与功耗优化
目标=逻辑压缩 · 时钟门控 · 存储器分块与低功耗设计技巧
FPGA资源
24
形式验证与覆盖率
目标=使用SymbiYosys进行形… · 代码覆盖率与功能覆盖率分析
形式验证覆盖率
25
版本控制与团队协作
目标=Git管理FPGA工程 · CI/CD流程 · 自动化测试与文档编写
版本控制团队协作
26
综合项目
目标=从零构建一个完整的RISC-V… · 集成中断 · 外设与RTOS
综合项目RISC-V
27
项目文档与报告
目标=撰写设计文档 · 测试报告 · 用户手册与项目答辩PPT
项目文档报告
28
常见面试题与知识点梳理
目标=RISC-V软核设计中的高频考…
常见面试题知识点梳理
29
前沿技术展望
目标=RISC-V向量扩展 · AI加速器集成 · Chiplet与异构计算趋势
前沿技术展望RISC-V
30
课程总结与进阶路线
目标=回顾核心内容 · 推荐学习资源 · 后续项目方向与职业发展建议
课程总结进阶路线