4. 良率定义与分类：晶圆良率、封装良率、最终测试良率、综合良率

在半导体制造与测试的闭环校验体系中，良率（Yield）是衡量工艺质量、测试效率与成本控制的核心量化指标。不同生产阶段对应不同的良率定义，理解其分类与计算口径，是实现CP测试到FT良率核算闭环校验的基础。

4.1 良率分类全景

半导体产品的良率通常按生产流程划分为四个关键阶段：晶圆良率、封装良率、最终测试良率与综合良率。下表展示了各阶段良率的定义、计算口径与典型范围。

4.2 晶圆良率（Wafer Yield）

晶圆良率是半导体制造的第一道质量关口，直接反映晶圆制造工艺的成熟度与缺陷密度。其计算公式为：

晶圆良率（WY） = （CP测试通过芯片数 ÷ 晶圆上总芯片数） × 100%

晶圆良率受以下因素影响：

• 工艺缺陷密度：光刻、刻蚀、沉积等工艺引入的随机缺陷。
• 晶圆边缘效应：边缘芯片因工艺均匀性差而失效。
• 设计规则裕量：设计余量不足导致对工艺波动敏感。
• CP测试覆盖：测试项是否充分暴露潜在失效。

4.3 封装良率（Package Yield）

封装良率衡量从晶圆切割、贴片、键合到塑封等封装工序的工艺质量。封装过程引入的失效模式包括：

• 机械损伤：切割裂纹、键合剥离、基板翘曲。
• 热应力失效：回流焊、固化过程中的热膨胀不匹配。
• 污染与空洞：塑封料填充不充分或杂质引入。

封装良率（PY） = （封装后良品数 ÷ 封装投入芯片数） × 100%

4.4 最终测试良率（Final Test Yield）

最终测试良率是器件出厂前的最后一道质量关卡。FT测试覆盖功能、性能、可靠性及规格边界条件，其良率直接决定出货质量。计算公式为：

最终测试良率（FTY） = （FT测试通过数 ÷ FT测试投入数） × 100%

FT良率与CP良率的差异分析是闭环校验的核心：

• FT良率 < CP良率：可能原因包括CP漏测、封装引入新缺陷、测试条件差异（温度/电压/频率）。
• FT良率 > CP良率：通常异常，需排查CP测试误杀或FT测试覆盖不足。
• FT良率 ≈ CP良率：表明测试与工艺稳定，但需警惕测试冗余。

4.5 综合良率（Overall Yield）

综合良率是贯穿晶圆制造、封装与最终测试的全流程累积良率，反映从投片到出货的整体质量水平。其计算方式为：

综合良率（OY） = 晶圆良率（WY） × 封装良率（PY） × 最终测试良率（FTY）

综合良率是良率核算闭环校验的最终输出指标。当综合良率低于目标值时，需通过以下步骤定位瓶颈：

1. 分层拆解：分别计算WY、PY、FTY，识别良率损失最大的环节。
2. 交叉验证：对比CP与FT的失效分布，判断失效是晶圆固有缺陷还是封装/测试引入。
3. 根因分析：对异常批次进行失效分析（FA），确认失效机理。
4. 闭环反馈：将分析结果反馈至工艺改进或测试程序优化。

4.6 良率分类与闭环校验关系图

下图展示了从晶圆制造到FT测试的良率分类及其在闭环校验中的关联关系：

4.7 良率分类在闭环校验中的应用

在CP测试到FT良率核算的闭环校验中，良率分类数据用于以下关键场景：