良率验证框架：CP测试到FT良率核算的治理校验 - 第1节

1.1 CP测试与FT测试的基本概念

在半导体制造流程中，CP测试（Chip Probing，晶圆探针测试）与FT测试（Final Test，最终测试）是芯片从晶圆到成品出库前最关键的两道质量关卡。两者在测试对象、测试环境、测试目的上存在本质差异，但共同构成了良率核算与质量闭环的基础。

1.1.1 CP测试：晶圆级电性筛选

CP测试发生在晶圆切割（Dicing）之前，使用探针卡（Probe Card）直接接触晶圆上的每个裸片（Die）的焊盘（Pad），完成电性参数测试与功能验证。其核心目标包括：

• 早期筛选：剔除因工艺缺陷导致的失效裸片，避免后续封装成本浪费。
• 参数分档：根据电压、频率、功耗等关键参数对裸片进行Bin分类。
• 良率反馈：生成晶圆级良率分布图（Bin Map），为前道工艺优化提供数据支撑。

1.1.2 FT测试：封装后最终质量确认

FT测试在芯片完成封装（Assembly）之后进行，使用测试座（Socket）与自动测试设备（ATE）连接封装好的芯片，执行更全面的功能测试、时序测试、可靠性测试。其核心目标包括：

• 质量把关：验证封装过程是否引入新的缺陷（如焊接不良、引线断裂、塑封应力损伤）。
• 性能标定：在最终工作环境下确认芯片是否满足规格书（Datasheet）中的所有参数。
• 出货分级：根据测试结果将芯片分为不同等级（如工业级、商业级、车规级）。

1.1.3 CP与FT的核心差异对比

1.2 良率闭环校验的重要性

在半导体量产中，CP良率与FT良率并非独立存在。两者之间的良率差异（Yield Gap）直接反映了封装过程引入的失效比例，以及CP测试覆盖率的充分性。建立从CP到FT的良率闭环校验机制，是确保良率数据可信、测试程序有效、工艺改进可追溯的核心手段。

1.2.1 闭环校验的核心逻辑

良率闭环校验的本质是：将CP测试的每颗裸片结果与FT测试的对应封装芯片结果进行一对一关联追溯，通过比对两个阶段的良率数据，识别出以下关键问题：

1. CP漏测（Test Escape）：CP测试判定为良品，但FT测试判定为不良品。说明CP测试覆盖率不足或测试条件过于宽松。
2. FT新增失效（Assembly Fallout）：CP测试判定为良品，FT测试判定为不良品，且失效模式与封装相关（如引脚短路、内部裂纹）。说明封装工艺需要优化。
3. CP过杀（Overkill）：CP测试判定为不良品，但FT测试判定为良品。说明CP测试条件过于严苛或探针接触不良导致误判。
4. 良率波动溯源：当FT良率出现异常波动时，通过闭环数据可快速定位是前道工艺问题还是封装问题。

1.2.2 闭环校验的业务价值

1.2.3 CP→FT良率闭环校验流程图

下图展示了从晶圆CP测试到封装FT测试的完整良率数据流与闭环校验节点：

1.3 课程目标与学习路径

本课程旨在帮助半导体测试工程师、良率分析工程师、质量管理人员系统掌握从CP测试到FT良率核算的闭环校验方法。通过本课程的学习，您将能够：

• 理解CP与FT测试的测试原理、数据格式、良率定义差异。
• 掌握良率闭环校验的数据关联方法（晶圆ID + 裸片坐标匹配）。
• 实施良率差异分析（Yield Gap Analysis），识别CP漏测与封装新增失效。
• 构建自动化良率校验看板，实现实时良率监控与异常预警。
• 应用闭环校验结果驱动测试程序优化与封装工艺改进。

1.3.1 课程章节概览