4、主流提取工具介绍：Calibre xACT、StarRC、QRC、Helic等工具的特点、输入输出文件格式

寄生参数提取（Parasitic Extraction, PEX）是连接物理版图与电路仿真的关键桥梁。不同EDA厂商针对不同的工艺节点、设计规模和仿真需求，推出了各具特色的提取工具。本章深入剖析四款主流工具——Calibre xACT、Synopsys StarRC、Cadence QRC 和 Helic 的核心特点、适用场景以及标准化的输入输出文件格式。

4.1 工具全景对比与选型指南

下表从工艺支持、引擎类型、输出精度、运行效率等维度，对四款工具进行横向对比，帮助工程师根据项目阶段（Sign-off vs. 快速评估）做出合理选择。

4.2 输入文件格式详解

所有寄生提取工具均遵循相似的输入文件规范。理解这些文件的物理含义，是正确配置提取流程的前提。

4.2.1 物理版图描述：GDSII 与 OASIS

GDSII (Graphic Design System II) 是业界最通用的二进制版图格式，存储掩模层几何图形（多边形、路径、结构引用）。OASIS (Open Artwork System Interchange Standard) 是 GDSII 的压缩替代格式，文件体积更小，解析速度更快，在先进节点中逐渐普及。

// GDSII 文件结构示意（非可执行代码）
// HEADER: 600 (版本号)
// BGNLIB: 库开始时间
// LIBNAME: "my_design_lib"
// CELL: "top_level"
//   BOUNDARY: layer 10, datatype 0
//     XY: (0,0) (1000,0) (1000,500) (0,500) (0,0)
//   SREF: "standard_cell_A"  XY: (200,300)  STRANS: 0
// ENDLIB

4.2.2 物理层次与电源描述：LEF/DEF

LEF (Library Exchange Format) 描述标准单元、宏单元的抽象视图（端口位置、布线阻挡层、引脚电容），不包含内部晶体管细节。DEF (Design Exchange Format) 描述芯片的物理实现：单元放置位置、电源网络、布线轨道、I/O 引脚。

// LEF 示例：定义单元端口
MACRO my_inverter
  CLASS CORE ;
  ORIGIN 0 0 ;
  SIZE 1.0 BY 2.0 ;
  PIN A
    DIRECTION INPUT ;
    PORT
      LAYER M1 ; RECT 0.2 0.8 0.8 1.2 ;
    END
  END A
  PIN Y
    DIRECTION OUTPUT ;
    PORT
      LAYER M1 ; RECT 0.2 1.8 0.8 2.2 ;
    END
  END Y
END my_inverter

// DEF 示例：放置单元
COMPONENTS 2 ;
  - U1 my_inverter + PLACED ( 10 20 ) N ;
  - U2 my_inverter + PLACED ( 30 20 ) N ;
END COMPONENTS

4.2.3 工艺技术文件

这是提取工具的核心“配方”，包含：

• 层叠结构： 每层金属厚度、介电常数、电导率。
• 介电层： 层间介质 (ILD) 厚度、介电常数 (k值)。
• 蚀刻偏差： 由于工艺导致的线宽变化 (CD bias)。
• 密度规则： 用于 CMP 平坦化的 dummy fill 规则。

4.3 输出文件格式详解

提取工具的输出是经过简化的电气网络，用于时序仿真、功耗分析和信号完整性检查。

4.3.1 SPEF (Standard Parasitic Exchange Format)

SPEF 是 IEEE 1481 标准格式，用于描述互连网络的寄生电阻 (R)、电容 (C) 和耦合电容 (CC)。它是数字后仿真最通用的格式。

*SPEF "IEEE 1481-1999"
*DESIGN "top"
*DATE "2025-01-15"
*VENDOR "Synopsys StarRC"
*PROGRAM "StarRC v2024.09"
*VERSION "3.0"
*DIVIDER /
*DELIMITER :
*BUS_DELIMITER [ ]
*T_UNIT 1 PS
*C_UNIT 1 PF
*R_UNIT 1 OHM

*NET "clk_net"
*CAP 0.045
*RES 12.5
*PI (R:0.5 C:0.02) (R:12.0 C:0.025)
*END

4.3.2 DSPF (Detailed Standard Parasitic Format)

DSPF 是 SPEF 的扩展，提供更详细的分布式 RC 网络描述，包含每个节点的精确电阻和电容值，适用于模拟电路和关键路径的精确后仿真。

// DSPF 示例：分布式 RC 树
*NET "analog_out"
*R 1:2 50.0
*R 2:3 30.0
*C 1 0.01
*C 2 0.02
*C 3 0.015
*END

4.3.3 SDF (Standard Delay Format)

SDF 用于描述单元延迟和时序检查信息，通常由静态时序分析工具 (如 PrimeTime) 结合 SPEF 生成，直接用于门级仿真。

(DELAY
  (ABSOLUTE
    (IOPATH A Y (0.12::0.15) (0.10::0.13))
    (INTERCONNECT U1:Y U2:A (0.05::0.07))
  )
)

4.4 工具特点与典型流程

4.4.1 Calibre xACT：物理验证与提取一体化

Calibre xACT 深度集成在 Calibre 物理验证平台中，共享同一套 DRC/LVS 规则文件。其最大优势是一致性：提取使用的几何数据与 DRC/LVS 完全一致，避免因数据转换导致的误差。

4.4.2 Synopsys StarRC：时序驱动的快速提取

StarRC 与 PrimeTime 静态时序分析工具深度集成，支持增量提取和多角多模 (MCMM) 提取。其层次化提取算法在保持精度的同时，显著缩短运行时间。

4.4.3 Cadence QRC：模拟/混合信号集成

QRC 是 Cadence 生态的核心提取工具，与 Virtuoso 原理图、Layout XL 和 Spectre 仿真器无缝集成。它支持动态提取：在 Virtuoso 中修改版图后，QRC 可自动增量更新寄生参数。

// QRC 提取命令示例 (命令行模式)
qrc -cmd extract -design top_level.gds -cell top -tech 28nm_tech_file -output top_level.spef

4.4.4 Helic：电磁耦合与 RF 专用

Helic 专注于电磁耦合提取，特别适合 RF 前端、毫米波电路和高速 SerDes 设计。它使用全波电磁求解器 (FEM/MoM) 精确提取互感和衬底耦合效应，输出包含 S-参数和宽带 SPICE 模型。

4.5 工具输出格式对比总结

4.6 本章小结