4. 高k/金属栅极(HKMG)材料体系:HfO₂基高k介质的选择、TiN/TaN/Al等金属栅极材料、功函数调节原理

随着CMOS工艺节点进入45nm以下,传统SiO₂栅氧化层因量子隧穿效应导致漏电流急剧增加,已无法满足低功耗与高性能需求。高k/金属栅极(HKMG)技术通过引入高介电常数(k值)介质替代SiO₂,并采用金属栅极替代多晶硅,有效解决了栅极漏电、多晶硅耗尽效应及硼穿透等问题。本章将系统解析HfO₂基高k介质的选择依据、TiN/TaN/Al等金属栅极材料的特性,以及功函数调节的核心原理。

核心挑战: 高k介质与金属栅极的引入并非简单替换,而是需要解决热稳定性、界面态密度、费米能级钉扎及阈值电压(Vt)精确控制等系统性工程难题。

4.1 HfO₂基高k介质的选择与工程考量

HfO₂(二氧化铪)因其较高的介电常数(k≈20-25)、较宽的禁带宽度(~5.7 eV)以及与硅基工艺的良好兼容性,成为HKMG技术中高k介质的主流选择。然而,纯HfO₂在高温退火过程中易结晶,导致漏电路径增加。因此,实际应用中常通过掺杂或叠层结构进行优化。

4.1.1 关键材料参数对比

材料 介电常数 (k) 禁带宽度 (eV) 结晶温度 (°C) 主要优势 主要局限
SiO₂ 3.9 9.0 — 界面质量优异,工艺成熟 k值低,漏电大(<2nm)
HfO₂ 20-25 5.7 ~500 k值高,与CMOS工艺兼容 易结晶,界面层需优化
HfSiO₄ 12-16 6.0 ~900 热稳定性好,非晶态保持力强 k值相对较低
HfO₂+La₂O₃ 25-30 5.5 ~600 k值进一步提升,改善迁移率 La易扩散,工艺控制复杂
Al₂O₃ 9-10 8.7 ~800 高势垒,抑制漏电 k值偏低,常作为叠层

4.1.2 界面层(IL)工程

高k介质与硅衬底之间必须引入一层极薄的界面层(通常为SiO₂或SiON,厚度0.5-1.0nm),以提供良好的界面质量、降低界面态密度(Dₐₜ)。界面层的存在会降低整体栅堆栈的等效电容,因此其厚度与k值需要精确权衡。

  • 化学氧化物(Chemical Oxide): 通过湿法化学处理形成,厚度均匀,但质量略低。
  • 热氧化(Thermal Oxide): 界面质量最优,Dₐₜ最低,但热预算较高。
  • 原位水汽生成(ISSG): 快速热氧化工艺,兼顾质量与热预算。
工程实践提示: 在FinFET架构中,由于鳍片(Fin)的3D结构,界面层沉积需要优异的台阶覆盖能力。原子层沉积(ALD)是制备高k介质与界面层的首选工艺。
HfO₂基高k介质叠层结构(FinFET栅堆栈) 金属栅极 (TiN/TaN/Al) 高k介质 (HfO₂ / HfSiOₓ / 掺杂HfO₂) 界面层 (SiO₂ / SiON) ~0.8nm 硅衬底 (Si Substrate / Fin) 功函数调节层 k=20-25, EOT~1nm 降低Dₐₜ,改善迁移率

4.2 TiN/TaN/Al等金属栅极材料特性

金属栅极替代多晶硅的核心优势在于消除多晶硅耗尽效应(Poly Depletion Effect)和硼穿透效应,并提供更低的电阻率。在HKMG工艺中,金属栅极材料的选择需综合考虑功函数、热稳定性、刻蚀选择性及与高k介质的界面反应。

4.2.1 常用金属栅极材料对比

材料 功函数 (eV) 电阻率 (μΩ·cm) 热稳定性 (°C) 典型应用 工艺注意事项
TiN 4.5-4.8 ~50 >900 NMOS / 功函数调节层 ALD/PVD均可,需控制N/Ti比
TaN 4.7-5.0 ~200 >900 PMOS / 扩散阻挡层 刻蚀较难,需高选择比工艺
Al (金属铝) 4.1-4.2 ~2.7 ~660 NMOS / 低电阻填充 易与HfO₂反应,需阻挡层
TiAl 4.2-4.4 ~10 ~800 NMOS / 功函数调节 Al含量影响功函数
WN 4.8-5.2 ~300 >900 PMOS / 阻挡层 电阻率较高,常与TiN叠用

4.2.2 金属栅极的叠层结构

实际器件中,金属栅极通常采用多层叠层结构,以兼顾功函数调节、电阻率降低和工艺兼容性。典型的叠层包括:

  • 功函数调节层(Work Function Metal, WFM): 直接与高k介质接触,决定有效功函数。TiN、TaN、TiAl等。
  • 阻挡层(Barrier Layer): 防止后续填充金属与WFM或高k介质相互扩散。TaN/Ta双层结构常见。
  • 填充金属(Fill Metal): 提供低电阻通路,通常为Al或W。
工艺风险警示: 金属栅极的刻蚀是FinFET工艺中的难点。由于Fin的3D形貌,需要高各向异性刻蚀以避免侧壁残留,同时要防止对高k介质的损伤。过度刻蚀会导致栅极漏电增加。
金属栅极叠层结构及功函数调节示意 填充金属 (Al / W) 阻挡层 (TaN / Ta) 功函数调节层 (TiN / TaN / TiAl) 高k介质 (HfO₂) 硅衬底 (Si) WFM: 4.2-5.0 eV 低电阻 (~3 μΩ·cm)

4.3 功函数调节原理与工程实现

阈值电压(Vt)是CMOS器件的核心参数,其值由栅极功函数(Φₘ)、衬底掺杂浓度、栅氧化层厚度及界面电荷共同决定。在HKMG工艺中,通过选择不同功函数的金属材料,可以在不改变沟道掺杂浓度的前提下独立调节NMOS和PMOS的Vt,从而优化器件性能。

4.3.1 功函数与阈值电压的关系

对于理想MOS结构,阈值电压可表示为:

Vt = Φₘₛ + 2Φf + (Qₒₓ + Qₐₜ)/Cₒₓ

其中:

  • Φₘₛ = Φₘ - Φₛ: 金属与半导体功函数差。
  • Φf: 衬底费米势(与掺杂浓度相关)。
  • Qₒₓ、Qₐₜ: 氧化层固定电荷与界面陷阱电荷。
  • Cₒₓ: 单位面积栅电容。

通过调节Φₘ,可以直接改变Vt。对于NMOS,需要低功函数金属(接近Si导带底,~4.1eV);对于PMOS,需要高功函数金属(接近Si价带顶,~5.2eV)。

4.3.2 功函数调节的工程方法

方法 原理 典型材料/工艺 调节范围 (eV) 优缺点
金属材料选择 不同金属本征功函数差异 TiN (4.5-4.8) vs TaN (4.7-5.0) ~0.5 简单直接,但选择有限
金属叠层/合金 通过叠层界面偶极子或合金组分调节 TiAl (Al含量调节)、TiN/TaN叠层 0.3-0.6 调节灵活,但工艺复杂
掺杂高k介质 在高k介质中引入La、Al等元素,形成界面偶极子 HfO₂+La (NMOS)、HfO₂+Al (PMOS) 0.2-0.4 可微调Vt,但可能影响可靠性
退火工艺优化 通过退火温度/气氛改变金属/高k界面反应 N₂/H₂ forming gas anneal 0.1-0.2 辅助手段,需精确控制

4.3.3 双金属栅极集成方案

在CMOS工艺中,NMOS与PMOS需要不同的功函数。FinFET架构下,通常采用“替换栅极(Replacement Metal Gate, RMG)”工艺实现双金属栅极:

  1. 先形成伪栅(Poly-Si/SiO₂): 完成源漏注入与退火。
  2. 去除伪栅: 选择性刻蚀Poly-Si与SiO₂,留下栅极沟槽。
  3. 沉积高k介质: ALD沉积HfO₂基介质。
  4. 沉积NMOS WFM: 在NMOS区域沉积TiAl或TiN,PMOS区域用光刻胶保护。
  5. 沉积PMOS WFM: 在PMOS区域沉积TaN或WN,NMOS区域保护。
  6. 填充金属: 沉积Al/W并平坦化。
关键工艺节点: 在7nm及以下节点,功函数调节的精度要求达到±20meV以内。任何工艺波动(如WFM厚度变化±1Å)都会导致Vt漂移,直接影响芯片良率。
功函数调节原理与双金属栅极集成流程 1. 伪栅形成 Poly-Si/SiO₂ 2. 去除伪栅 选择性刻蚀 3. 沉积高k ALD HfO₂ 4. NMOS WFM TiAl (低功函数) 5. PMOS WFM TaN (高功函数) 6. 填充金属 Al / W 平坦化 功函数调节原理 • NMOS需求:低功函数金属 (Φₘ ≈ 4.1-4.3 eV) → 接近Si导带 → 低Vt • PMOS需求:高功函数金属 (Φₘ ≈ 4.9-5.2 eV) → 接近Si价带 → 低|Vt| • 调节机制:金属/高k界面偶极子、金属本征功函数、合金组分 • 工艺控制:WFM厚度 ±1Å → Vt漂移 ~10-20mV • 先进节点:7nm以下需实现 ±20meV 的Vt精度

4.4 本章小结

  • HfO₂基高k介质: 通过掺杂(La、Al、Si)和界面层工程,在保持高k值的同时提升热稳定性与界面质量,是FinFET栅堆栈的核心。
  • 金属栅极材料: TiN、TaN、TiAl等材料通过叠层结构实现功函数调节与低电阻,刻蚀选择性和热稳定性是工艺关键。
  • 功函数调节: 通过金属材料选择、叠层合金、高k掺杂及退火工艺,实现NMOS/PMOS的Vt独立调节,精度要求随节点微缩持续提升。
延伸思考: 在GAA(Gate-All-Around)架构中,HKMG材料体系将面临更复杂的3D界面工程挑战。HfO₂基介质与金属栅极的厚度均匀性、功函数在纳米片侧壁的均匀性,将成为下一代工艺的突破重点。