3. 栅极工程核心概念：功函数金属、等效氧化层厚度（EOT）、栅极电阻、界面态密度对器件性能的影响

在FinFET架构中，栅极工程是决定器件电学性能与可靠性的核心环节。与平面CMOS不同，FinFET的栅极包裹鳍片三面（或全环绕），对功函数、等效氧化层厚度、寄生电阻及界面质量提出了更为严苛的要求。本章深入剖析这四个核心概念及其对阈值电压、驱动电流、开关速度和漏电的物理影响。

3.1 功函数金属（Work Function Metal, WFM）

功函数金属是位于高k介质与多晶硅或金属栅极之间的关键薄层，其核心作用是调整器件的有效功函数（Effective Work Function, eWF），从而精确设定NMOS与PMOS的阈值电压（Vth）。

3.1.1 功函数对阈值电压的物理机制

阈值电压由栅极与沟道之间的平带电压差决定。对于金属栅极，其表达式可简化为：

Vth = Φ_ms + 2Φ_f + (Q_dep / C_ox)

其中，Φ_ms = Φ_m - (χ + E_g/2q + Φ_f) 为金属-半导体功函数差。通过选择不同功函数的金属材料，可以直接平移Vth。

关键要点： 在FinFET中，由于鳍片侧壁晶面取向不同（如(110)与(100)），功函数金属的覆盖均匀性直接影响器件间的Vth失配。

3.1.2 双功函数金属集成方案

为同时满足NMOS与PMOS的低Vth需求，业界采用双金属层方案：

器件类型 功函数金属材料 目标功函数 (eV) 典型厚度 (nm) 工艺集成方式
NMOS TiAl / TiAlC / LaOx 4.0 – 4.3 2 – 5 先沉积TiN阻挡层，再沉积Al基合金
PMOS TiN / TaN / MoN 4.8 – 5.1 3 – 8 直接沉积或通过金属氮化物调变
工艺避坑： 功函数金属的厚度波动会直接导致Vth漂移。例如，TiAl层厚度每变化0.5 nm，NMOS的Vth可能偏移30-50 mV。必须采用原子层沉积（ALD）技术实现亚纳米级精度控制。

3.1.3 功函数金属对器件性能的影响

  • 阈值电压设定： 功函数越高（接近Si价带），PMOS的Vth值越低；功函数越低（接近Si导带），NMOS的Vth越低。
  • 栅极耗尽消除： 金属功函数层替代了多晶硅栅极，彻底消除了多晶硅耗尽效应（Poly Depletion Effect），等效增加了栅控能力。
  • 热稳定性： 后续源漏退火（>1000°C）可能导致功函数金属扩散或相变，需在金属层与高k介质之间插入TiN等阻挡层。
功函数金属对FinFET阈值电压的调控机制 NMOS: 低功函数金属 (TiAl) 有效功函数 ≈ 4.2 eV Vth ≈ 0.2 – 0.3 V (低阈值) PMOS: 高功函数金属 (TiN/TaN) 有效功函数 ≈ 4.9 eV |Vth| ≈ 0.2 – 0.3 V (低阈值) 双功函数金属集成：通过选择性刻蚀或沉积顺序实现NMOS/PMOS独立调控 避免使用单一功函数金属带来的Vth折中问题

3.2 等效氧化层厚度（Equivalent Oxide Thickness, EOT）

EOT定义为：将高k介质层等效为SiO2时的厚度，其物理意义在于量化栅极介电层的电容密度。EOT越小，栅极对沟道的控制能力越强，短沟道效应抑制越好。

3.2.1 EOT的物理定义与计算

EOT = t_highk × (ε_SiO2 / ε_highk)

其中，t_highk为高k介质物理厚度，ε_SiO2=3.9，ε_highk为高k材料相对介电常数。例如，HfO2的ε≈20-25，物理厚度3 nm的HfO2等效EOT约为0.5-0.6 nm。

3.2.2 EOT对器件性能的影响

EOT范围 (nm) 栅控能力 漏电流 (栅极隧穿) 短沟道效应 典型应用节点
< 0.6 极强 中等（量子隧穿显著） 极佳抑制 7 nm及以下FinFET
0.6 – 1.0 强 低 良好抑制 14/16 nm FinFET
1.0 – 1.5 中等 极低 中等抑制 28 nm 平面CMOS
物理极限警告： 当EOT < 0.5 nm时，直接隧穿电流呈指数级增长，即使使用HfO2等高k材料，漏电也可能超过1 A/cm²。此时必须引入界面层（IL）或采用铁电/高k叠层结构来平衡EOT与漏电。

3.2.3 界面层（IL）对EOT的贡献

在FinFET中，高k介质与Si沟道之间通常存在一层极薄的SiOx或SiON界面层（厚度0.3-0.8 nm）。该界面层虽然有助于降低界面态密度，但会显著增加总EOT：

EOT_total = EOT_IL + EOT_highk

例如，0.5 nm SiO2 IL贡献0.5 nm EOT，而3 nm HfO2贡献约0.5 nm EOT，总EOT为1.0 nm。因此，界面层的厚度控制是EOT微缩的关键瓶颈。

EOT构成与栅极电容密度关系 金属栅极 (Poly/Metal) 高k介质 (HfO₂) t=3nm, ε=22 界面层 (SiO₂) t=0.5nm, ε=3.9 Si 沟道 (FinFET 鳍片) EOT_highk = 3×(3.9/22) ≈ 0.53 nm EOT_IL = 0.5 nm 总 EOT = EOT_highk + EOT_IL = 0.53 nm + 0.5 nm = 1.03 nm

3.3 栅极电阻（Gate Resistance, Rg）

栅极电阻是FinFET高频性能的关键限制因素。在射频（RF）和高速逻辑电路中，Rg直接影响器件的截止频率（fT）和最大振荡频率（fmax）。

3.3.1 栅极电阻的组成

  • 栅极接触电阻（Rcont）： 金属栅极与接触孔之间的界面电阻，通常通过硅化物（如NiPtSi）或金属-金属接触优化。
  • 栅极薄层电阻（Rsheet）： 沿栅极长度方向的电阻，与栅极材料的电阻率和栅极截面积相关。
  • 栅极分布电阻（Rdist）： 在FinFET多指结构中，沿栅极指条分布的寄生电阻。

3.3.2 栅极电阻对器件性能的影响

性能参数 受Rg影响机制 典型退化量（Rg从10Ω增至100Ω）
截止频率 fT Rg增加栅极充电时间常数 下降15-25%
最大振荡频率 fmax Rg降低功率增益 下降30-50%
噪声系数 NFmin Rg热噪声贡献 增加0.5-1.5 dB
开关速度 RC延迟增加 上升10-20%

3.3.3 降低栅极电阻的工艺措施

  1. 采用低电阻率金属： 使用W（电阻率5.6 μΩ·cm）或Co（5.8 μΩ·cm）替代多晶硅（>500 μΩ·cm）。
  2. 增加栅极截面积： 在FinFET中，通过增加栅极高度（Gate Height）来降低薄层电阻，但需权衡寄生电容。
  3. 多指栅极布局： 将栅极分割为多个并联指条，有效降低总Rg。
  4. 硅化物接触优化： 在栅极顶部形成低阻硅化物层（如NiPtSi），将接触电阻降至< 5 Ω·μm²。
设计权衡： 降低Rg通常需要增加栅极金属厚度或宽度，但这会增大栅极-源漏寄生电容（Cgd、Cgs），导致fT提升受限。最优设计需在Rg与Cgg之间取得平衡。
栅极电阻对FinFET高频性能的影响路径 栅极电阻 Rg RC延迟↑ 开关速度↓ 热噪声↑ NFmin↑ fT↓ 截止频率↓ fmax↓ 功率增益↓ 降低Rg的工艺措施 ① 低阻金属 (W/Co) ② 增加栅极高度 ③ 多指布局 ④ 硅化物接触 注意：需权衡寄生电容Cgg的增加

3.4 界面态密度（Interface State Density, Dit）

界面态密度Dit表征高k介质与Si沟道界面处的缺陷浓度，单位通常为cm-2·eV-1。Dit是影响器件可靠性和亚阈值特性的核心参数。

3.4.1 界面态对器件性能的影响

  • 亚阈值摆幅（SS）退化： 界面态会捕获载流子，导致SS偏离理想值（60 mV/dec）。SS与Dit的关系为：
SS = (kT/q) × ln(10) × (1 + (C_dep + C_it) / C_ox)

其中，Cit = q × Dit 为界面态电容。Dit每增加1×1011 cm-2·eV-1，SS约退化5-8 mV/dec。

  • 阈值电压漂移： 界面态带电（施主型或受主型）会改变沟道电势，导致Vth不稳定。
  • 1/f噪声增加： 载流子在界面态的随机捕获与释放产生低频噪声，影响模拟/RF电路性能。
  • 负偏置温度不稳定性（NBTI）： PMOS器件中，界面态是NBTI退化的主要机制之一。

3.4.2 界面态密度的工艺控制

工艺步骤 控制措施 典型Dit目标 (cm-2·eV-1)
界面层生长 原位水汽氧化（ISSG）或化学氧化，控制IL厚度0.3-0.6 nm < 5×1010
高k沉积 ALD沉积HfO2，优化前驱体脉冲比，减少C和Cl杂质 < 1×1011
后退火 形成气体退火（FGA, 400-450°C, H2/N2混合）钝化悬挂键 < 3×1010
栅极金属沉积 避免金属原子扩散至界面，使用TiN阻挡层 保持 < 5×1010
测量方法： 常用电导法（Conductance Method）或电荷泵浦法（Charge Pumping）提取Dit。在FinFET中，由于鳍片侧壁界面态与顶面不同，需采用三维TCAD仿真辅助提取。
界面态密度Dit对FinFET性能的影响机制 高k介质 (HfO₂) 界面缺陷层 (Dit 悬挂键/杂质) Si 沟道 (FinFET 鳍片) SS退化 Vth漂移 1/f噪声 NBTI Dit 工艺控制措施 ① 界面层优化：ISSG氧化，厚度0.3-0.6 nm ② ALD高k沉积：优化前驱体，减少C/Cl杂质 ③ 形成气体退火：400-450°C H₂/N₂钝化悬挂键 ④ TiN阻挡层：防止金属原子扩散至界面

3.5 四大核心参数的协同优化

在实际FinFET工艺中，功函数金属、EOT、栅极电阻和界面态密度并非独立优化，而是相互耦合的。例如：

  • EOT与Dit的权衡： 减薄界面层可降低EOT，但可能导致Dit升高，需在0.3-0.5 nm IL厚度范围内找到最优平衡点。
  • 功函数金属与Rg的耦合： 某些低功函数金属（如TiAl）电阻率较高，可能增加Rg，需在功函数精度与电阻之间折中。
  • 热预算约束： 后退火温度需同时满足Dit钝化（>400°C）和功函数金属热稳定性（<500°C）的要求。
实战要点： 在7 nm及以下FinFET节点，栅极工程的核心挑战是在EOT < 0.8 nm、D
← 上一章 📖 返回目录 下一章 →