3. 光引擎核心器件与链路预算

CPO（Co-Packaged Optics，共封装光学）把光引擎从可插拔模块搬到交换ASIC旁边，链路预算的约束条件随之改变：电链路变短、光链路仍要跨数百米到2 km，而封装内可用的散热与空间更紧张。要判断一个CPO光引擎能否工作，必须把激光器、调制器、光电探测器、光耦合结构四类核心器件串成一条“功率账”，逐段核算损耗与余量。

一、四类核心器件在链路中的角色

激光器提供连续光载波（CW），常见为DFB或EML，CPO场景多采用外置激光源（ELS）通过保偏光纤送入封装，避免把热源堆在ASIC旁。关键参数是输出光功率、波长、RIN、线宽与温度漂移。

调制器把电信号搬到光上。硅光微环（MRM）调制效率高、尺寸小，但波长敏感；马赫-曾德尔（MZM）带宽大、温度鲁棒性好，但插损与驱动电压更高。CPO中常按通道速率选择：100G/lane多用MZM或EML，200G/lane倾向薄膜铌酸锂（TFLN）或高速硅光MZM。

光电探测器（PD，多为Ge/Si PIN或APD）把光还原为电流，决定接收灵敏度。关键参数是响应度（A/W）、暗电流、带宽与饱和光功率。

光耦合结构负责光在光纤、波导、激光器之间的交接：光栅耦合器（GC）灵活但带宽窄、偏振敏感；边缘耦合器（EC）带宽宽、插损低，但需要端面抛光与模场匹配。CPO封装内还涉及FAU（光纤阵列）与波导的对准，是损耗与良率的主要来源之一。

二、CPO场景下的损耗构成与预算方法

链路预算的基本式是：接收功率 = 激光器输出 − 各段损耗，再与探测器灵敏度比较，得到余量。CPO与可插拔模块的差别在于：耦合次数更多（激光器到波导、波导到光纤、光纤到探测器），封装内温度更高，调制器与激光器的波长漂移更明显。

以单通道100G/lane为例，假设外置激光器输出+13 dBm，耦合①（FAU到硅波导）约2.5 dB，调制器插损约4 dB，耦合②（波导到光纤）约2.5 dB，2 km光纤加两个连接器约1.3 dB，则到达探测器约+2.7 dBm。若探测器灵敏度为−14 dBm，理论余量约16.7 dB。这个数字看起来宽裕，但实际要扣除：调制器温漂导致的额外插损（1~2 dB）、偏振相关损耗（0.5~1 dB）、封装应力引起的耦合偏移（1~2 dB）、消光比与码型带来的接收惩罚（1~2 dB）。扣除后余量可能只剩8~10 dB，这才是设计要守住的底线。

三、关键器件的选型与参数权衡

激光器：CPO倾向外置激光源，单模DFB输出+10~+16 dBm，需关注RIN（影响接收灵敏度）与线宽（影响相干或高阶调制）。若采用EML，则激光器与调制器集成，省去耦合①，但EML的调制器插损与啁啾需要单独核算。

调制器：MZM插损约3~6 dB，驱动电压Vπ约2~5 V，适合高带宽；MRM插损约1~3 dB，但需要波长锁定与温控，功耗集中在加热器上。CPO中若通道数多，MRM的密度优势明显，但温控功耗会叠加到ASIC散热预算里。

光电探测器：Ge/Si PIN响应度约0.8~1.0 A/W，暗电流nA级，带宽可到50 GHz以上。若链路余量紧张，可选用APD，但APD需要偏压与温度补偿，且过剩噪声因子会恶化灵敏度。

光耦合结构：GC适合晶圆级测试与二维阵列，但带宽通常只有30~40 nm，偏振相关损耗大；EC插损可低至1~2 dB，带宽宽，但需要端面工艺与高精度对准。CPO封装内若采用FAU，对准精度要求亚微米级，耦合损耗每偏移0.5 μm可能增加0.5~1 dB。

四、预算校核与设计闭环

完成初步预算后，需要做三件事：第一，把各段损耗按“典型/最坏”两列填入表格，检查最坏情况下余量是否大于3 dB；第二，核对调制器与激光器的波长窗口是否匹配，尤其是MRM的谐振峰与激光器波长漂移；第三，核对探测器接收功率是否超过饱和光功率，避免过载。

下面给出一个可直接填写的预算表结构，字段按CPO链路顺序排列，便于逐项核算：

最后，链路预算不是一次算完就结束。CPO光引擎在封装后需要做眼图与误码率测试，用实测灵敏度反推各段损耗，再与预算表对比。若实测余量比预算低3 dB以上，优先排查耦合对准与调制器温控，而不是直接加大激光器功率——后者会带来功耗与可靠性问题。把预算、实测、迭代三者闭环，才是CPO协同设计中链路预算的真正落地方式。