4. PIC关键器件与工艺回顾

在进入三维异质集成之前，有必要把 PIC 侧最核心的四类器件重新梳理一遍。三维集成并不是把两个芯片简单叠起来，而是要让 PIC 的光、电、热、机械四类接口与 EIC 的电气接口在垂直方向上精确对齐。因此，理解每类器件的结构、材料体系、典型尺寸和工艺窗口，是判断“能不能叠、怎么叠、叠完性能会不会退化”的前提。

一、波导：光路的“地基”

PIC 中最基础的器件是光波导。以硅基 PIC 为例，典型结构是 SOI 衬底上的硅条形或脊形波导，芯层硅厚约 220 nm，宽度约 450 nm，包层为 SiO₂。单模条件由芯层尺寸和折射率差共同决定，硅与 SiO₂ 的折射率差约 2，因此波导对侧壁粗糙度非常敏感，刻蚀后侧壁粗糙度通常要求控制在几纳米量级，否则散射损耗会显著上升。常见指标是传播损耗 1～3 dB/cm，弯曲半径 5～10 μm 时仍可保持较低弯曲损耗。

在三维集成中，波导的接口要求主要有三点：第一，顶层需要留出足够平坦的介质层用于键合，键合面粗糙度一般要求 RMS 小于 1 nm；第二，波导与垂直耦合结构（如光栅耦合器或模斑转换器）之间要有低损耗过渡；第三，波导上方金属互连和 TSV 不能离芯层太近，否则会引入额外吸收和模式扰动。工艺约束上，键合温度通常需控制在 400 ℃ 以下，避免硅波导和金属互连发生不可逆变化。

二、调制器：把电信号搬上光载波

硅基调制器主流是载流子耗尽型马赫-曾德尔调制器（MZM），核心是一个反向偏置的 PN 结嵌入在波导中。以典型 500 μm 长移相臂为例，Vπ·L 约 1～2 V·cm，意味着要获得 π 相移，若 L 取 2 mm，则 Vπ 约 5～10 V。调制带宽受 RC 时间常数限制，常见 25～40 Gbps 单通道速率。微环调制器则利用谐振增强，尺寸可小到 10 μm 量级，但对温度极其敏感，需要配套热调或波长锁定。

三维集成对调制器的接口要求集中在电学侧：驱动信号要从 EIC 经微凸点或混合键合垂直送到调制器电极，路径电感要小，否则高速信号会因阻抗不连续而反射。典型做法是把 EIC 的驱动器输出与 PIC 调制器电极通过铜-铜混合键合直接对接，键合间距 10～20 μm，单点接触电阻控制在 1 Ω 以下。工艺约束是：键合对准精度需优于 1 μm，否则电极错位会导致接触电阻上升和调制效率下降；同时键合过程不能破坏 PN 结的掺杂分布。

三、探测器：光到电的转换

硅本身在 1310/1550 nm 波段几乎不吸收，因此 PIC 探测器通常采用异质集成方案：在硅波导上外延或键合 Ge、GeSn 或 III-V 材料。Ge PIN 探测器是较成熟的选择，本征区厚度约 0.5～1 μm，暗电流在 -1 V 偏压下约 1～10 nA，响应度 0.8～1.0 A/W，带宽可达 30～50 GHz。若采用 III-V 材料（如 InGaAs），响应度和带宽更优，但外延和键合成本更高。

三维集成中，探测器的关键接口是电输出。光生电流需要从探测器电极经垂直互连送到 EIC 的跨阻放大器（TIA）。由于探测器输出是微弱电流信号，路径上的寄生电容和串联电阻会直接影响带宽和噪声。典型要求是：从探测器到 TIA 的互连长度尽量短，寄生电容控制在几十 fF 量级，串联电阻小于 10 Ω。工艺上，Ge 探测器的外延温度通常高于 600 ℃，因此必须在 PIC 前道完成，不能放在键合之后；若采用键合方案，则要保证键合界面在后续工艺中不引入额外缺陷。

四、激光器：PIC 的“心脏”

硅不是直接带隙材料，无法高效发光，因此 PIC 激光器几乎都依赖 III-V 材料。常见方案包括：异质外延 InP 量子阱激光器、键合 III-V 薄膜激光器、以及微转印激光器。以键合型 DFB 激光器为例，增益区长度约 200～500 μm，阈值电流 10～30 mA，输出功率 5～20 mW，边模抑制比大于 40 dB。激光器对温度非常敏感，波长漂移约 0.1 nm/℃。

三维集成对激光器的约束最为苛刻。首先，激光器需要散热，若被 EIC 覆盖，热阻会显著上升，因此常采用“激光器外置”或“激光器在底层、EIC 局部开窗”的布局。其次，激光器与波导的耦合需要模斑匹配，通常要求耦合损耗小于 3 dB。第三，键合工艺温度必须低于激光器材料的退化温度，InP 基器件一般要求后道温度不超过 300 ℃。若采用微转印，则要控制转印对准精度在亚微米级，并保证转印后增益区无裂纹。

五、四类器件的接口要求对比与工艺约束汇总

把四类器件放在一起看，三维集成对它们的接口要求可以归纳为“光、电、热、力”四个维度。光接口要求模斑匹配和低损耗耦合，典型指标是耦合损耗小于 3 dB；电接口要求低寄生、低电阻，尤其是探测器和调制器的高速路径；热接口要求激光器和调制器的热管理路径清晰，避免 EIC 热量倒灌；力接口则要求键合面平整、应力可控，防止翘曲导致对准偏移。

工艺约束方面，最核心的是热预算。硅光 PIC 前道完成后，后续所有三维集成步骤的温度都不能超过 400 ℃，若包含 InP 激光器，则局部温度上限降至 300 ℃。这意味着 Ge 探测器外延（通常 600 ℃ 以上）必须在键合前完成，而激光器若采用键合方案，键合温度要控制在 300 ℃ 以内。其次是洁净度与颗粒控制，键合界面对颗粒极其敏感，一颗 1 μm 的颗粒就可能导致局部未键合区域，进而影响光耦合和机械强度。

六、从器件到三维集成的检查清单

在完成器件回顾后，可以用一份简短的检查清单来确认三维集成方案是否可行。以下清单中的参数为示例参考值，实际项目需根据具体工艺平台调整。

这份清单的意义在于把“能不能叠”转化为可测量的工程判据。三维异质集成的难点往往不在单个器件本身，而在于器件之间的接口在垂直方向上是否仍然保持性能。波导的平整度、调制器的对准、探测器的寄生、激光器的热预算，这四件事分别对应光、电、热、力四个维度，任何一项超出窗口，都会在集成后表现为耦合损耗上升、带宽下降、波长漂移或机械失效。因此，在方案设计阶段就应把上述参数作为约束条件纳入布局和工艺选择，而不是等到流片后再补救。