2. 异质集成材料体系与选择

在PIC与EIC三维异质集成的工程实践中，材料体系的选择往往决定了整个技术路线的上限。PIC负责光信号的产生、调制、传输与探测，EIC负责电信号的处理、驱动与放大，两者在物理机理、工艺节点和热学特性上存在显著差异。异质集成的核心任务，就是让这些差异在同一个封装体内被“驯服”，而不是被放大。

本节围绕硅、氮化硅、磷化铟、铌酸锂、锗以及III-V族化合物这几类关键材料，从光学功能、CMOS兼容性、热膨胀系数匹配和晶圆键合可行性四个维度展开分析，帮助读者建立材料选择的判断框架。

一、PIC侧材料的功能定位

硅（Si）是当前PIC平台的基础材料。其优势在于与CMOS工艺高度兼容、晶圆尺寸大、成本可控，并且可以利用成熟的硅光工艺实现波导、调制器和探测器。但硅是间接带隙材料，无法高效发光，因此片上光源必须依赖外部或异质集成方案。硅的热膨胀系数约为2.6×10⁻⁶/K，与CMOS EIC常用的硅衬底完全一致，这是硅光与EIC单片或三维集成时最有利的热学条件。

氮化硅（Si₃N₄）的折射率低于硅，波导损耗极低，适合做无源器件、延时线和窄线宽谐振腔。它的热膨胀系数约为3.2×10⁻⁶/K，与硅接近，但氮化硅薄膜的沉积温度较高，通常在400℃以上，这对已经完成CMOS前端工艺的EIC晶圆来说是一个热预算约束。因此，氮化硅更适合在PIC晶圆上先行制备，再与EIC进行后段键合。

磷化铟（InP）是直接带隙材料，能够高效发光和探测，是激光器和高速探测器的首选。InP的热膨胀系数约为4.6×10⁻⁶/K，与硅相差约2×10⁻⁶/K。这个差值在晶圆键合冷却过程中会产生热应力，可能导致裂纹或翘曲。工程上通常采用薄层转移或小芯片键合来缓解，而不是直接大面积键合。

铌酸锂（LiNbO₃）具有强电光效应，适合做高速、低损耗调制器。薄膜铌酸锂（TFLN）近年来发展迅速，其热膨胀系数约为15×10⁻⁶/K（沿a轴）和7.5×10⁻⁶/K（沿c轴），与硅差异较大。因此，TFLN通常以薄膜形式键合到硅或二氧化硅衬底上，利用衬底约束来抑制热失配，而不是与EIC直接大面积键合。

锗（Ge）在硅上外延生长后可用于探测器和调制器，其热膨胀系数约为5.8×10⁻⁶/K，与硅的差异约3.2×10⁻⁶/K。锗探测器通常集成在PIC内部，不直接与EIC键合，因此热失配问题主要在PIC工艺内部消化。

III-V族材料（如GaAs、InGaAs、AlGaAs等）具有丰富的带隙工程能力，可用于光源、探测器和非线性器件。它们的热膨胀系数通常在5～6×10⁻⁶/K范围内，与InP类似，与硅的匹配性一般。III-V族与硅的异质集成多采用晶圆键合或选择性外延，键合时需要控制退火温度和冷却速率。

二、EIC侧材料与CMOS兼容性

EIC通常基于体硅CMOS或SOI CMOS工艺，其衬底是硅，金属互连层为铜或铝，介质层为二氧化硅和低k材料。EIC对异质集成的核心诉求是：PIC工艺不能破坏已完成CMOS器件的电学性能。这意味着任何键合或沉积步骤的温度必须低于CMOS后段工艺的热预算，通常控制在400℃以下，先进节点甚至要求不超过350℃。

CMOS兼容性还涉及污染控制。III-V族材料中的砷、磷等元素在CMOS产线中属于交叉污染源，因此III-V族PIC与EIC的集成通常不在同一产线完成，而是采用芯片对晶圆或晶圆对晶圆的键合，并在键合前完成各自的独立工艺。铌酸锂中的锂元素同样需要避免扩散到CMOS有源区，键合界面需要设置阻挡层。

三、热膨胀系数匹配与键合可行性

热膨胀系数匹配是异质集成中最关键的工程参数之一。当两种材料在高温下键合、随后冷却到室温时，热膨胀系数差异会导致界面处产生剪切应力和法向应力。应力过大时，键合界面可能开裂，或者晶圆发生翘曲，影响后续光刻对准和封装可靠性。

一个实用的判断方法是估算热失配应变：Δε = Δα × ΔT，其中Δα为两种材料的热膨胀系数差，ΔT为键合温度与室温之差。以InP与Si键合为例，Δα ≈ 2.0×10⁻⁶/K，若键合温度为300℃，ΔT = 275K，则Δε ≈ 5.5×10⁻⁴。这个应变量对于大面积键合来说已经相当可观，因此InP通常采用小芯片键合或薄层转移，将键合面积控制在毫米级，以降低总应变能。

晶圆键合可行性还取决于表面平整度、清洁度和键合方式。常用的键合方式包括直接键合、等离子体活化键合和粘合剂键合。直接键合要求表面粗糙度低于0.5nm RMS，等离子体活化可以降低退火温度，粘合剂键合则适用于热膨胀系数差异较大的材料组合，但粘合剂的热导率和长期稳定性需要评估。

四、材料选择的工程判断框架

综合以上分析，材料选择可以按以下逻辑推进。首先明确PIC需要实现的功能：如果只需要无源波导和探测，硅和锗的组合已经足够；如果需要片上光源，则必须引入III-V族或InP，并接受热失配带来的键合约束；如果需要高速低损耗调制，则考虑薄膜铌酸锂，但需将其作为独立PIC芯片与EIC进行封装级集成，而非晶圆级直接键合。

其次评估EIC的工艺状态。如果EIC是已完成全部CMOS工序的成品晶圆，则所有后续PIC集成步骤的温度必须低于400℃，且不能引入砷、磷、锂等污染元素。此时，等离子体活化键合或粘合剂键合是更现实的选择。如果EIC尚处于后段之前，则可以在CMOS产线内预留PIC集成模块，但产线改造成本和良率风险需要权衡。

最后进行热失配核算。对于大面积键合，建议将Δε控制在1×10⁻⁴以下；对于小芯片键合，可以放宽到5×10⁻⁴左右，但需要通过剪切测试和热循环测试验证界面可靠性。键合后的晶圆翘曲量通常要求小于50μm，否则会影响后续光刻对准和封装贴装。

五、典型材料组合的键合可行性速查

从表中可以看出，硅和氮化硅与CMOS EIC的热匹配性最好，适合晶圆级集成；锗虽然CTE差异较大，但通常只在PIC内部使用，不直接与EIC键合；InP和III-V族需要污染隔离和应力管理，适合小芯片键合；铌酸锂的热失配最严重，更适合以独立器件形式与EIC进行封装级混合集成。实际选择时，还需结合具体的光学性能指标、工艺能力和成本约束进行综合判断。