3. 三维集成架构设计
PIC与EIC的三维集成，本质上是在解决一个多目标约束问题：PIC需要光信号进出，EIC需要高速电信号处理，两者之间的电互连必须同时满足带宽密度、功耗预算和热预算。不同的堆叠方向与互连技术组合，会直接改变这三个指标的可行域。本节从物理结构出发，逐一拆解面对面、背对背两种堆叠朝向，以及混合键合、微凸点、TSV三类互连方案，最后给出面向带宽、功耗、热预算的架构选型方法。
一、堆叠朝向：面对面与背对背的物理差异
面对面（Face-to-Face，F2F）是指PIC与EIC的功能面相对贴合，金属互连层彼此靠近。这种朝向的最大优势是互连路径极短——若采用混合键合，铜-铜界面直接连接，互连长度可控制在几微米量级，寄生电容和电阻都很小，适合每通道50 Gb/s以上的高速信号。但F2F的代价是散热路径受限：两颗芯片的衬底分别朝外，热量需要穿过衬底才能到达散热器，而PIC衬底（如InP、SOI）热导率有限，EIC的高功耗密度区域容易被“夹”在中间。
背对背（Back-to-Back，B2B）则是两颗芯片的背面相对，功能面朝外。这种朝向通常需要TSV穿透其中一颗或两颗芯片的衬底，把电信号从功能面引到背面再互连。B2B的互连路径明显更长，TSV本身会引入几十到几百微米的垂直长度，寄生参数更大，但对散热更友好：EIC功能面可以直接贴装散热器，PIC功能面也便于光纤耦合。实际工程中，B2B常用于EIC功耗较高、需要独立散热，而PIC对电互连密度要求相对温和的场景。
二、互连方案：混合键合、微凸点与TSV
混合键合（Hybrid Bonding）是当前最高密度的互连方案。它同时利用铜-铜直接键合和介质层（SiO₂）键合，实现无焊料的金属互连。其核心优势在于互连间距可以做到1~3 μm甚至更小，每平方毫米可容纳数万个连接点，寄生电容低至几fF量级。对于PIC与EIC之间需要数百根高速并行通道的场景，混合键合几乎是唯一能同时满足带宽密度和功耗的选择。但混合键合对表面平整度、洁净度和对准精度要求极高，属于前道工艺，返修困难，良率风险需要提前评估。
微凸点（Micro-bump）是更成熟的方案，典型间距20~50 μm，采用SnAg焊料或铜柱凸点。它的优势在于工艺窗口宽、成本相对低、可返修，适合通道数在数百以内、单通道速率不超过56 Gb/s的场景。微凸点的寄生电容通常在几十到上百fF，功耗上每比特能耗会比混合键合高一些，但在中等带宽需求下仍然可接受。实际选型时，如果EIC的SerDes通道数不超过256、总带宽在3~6 Tb/s量级，微凸点往往比混合键合更具性价比。
TSV（硅通孔）不是独立的互连方案，而是B2B架构中把电信号从功能面引到背面的必要手段。TSV的直径通常5~20 μm，深宽比5:1到10:1，本身会引入约0.1~0.5 Ω的电阻和几十fF的电容。在B2B架构中，信号路径是“EIC功能面→TSV→背面→PIC背面→PIC功能面”，总寄生明显大于F2F。因此TSV更适合电源/地网络、低速控制信号，以及带宽需求不高的高速通道。若必须在B2B中实现高带宽，通常需要把TSV做短、做密，并配合再布线层（RDL）优化。
三、面向带宽、功耗、热预算的选型方法
架构选型不能只看单一指标，需要把三个约束放在一起权衡。下面给出一个可操作的选型流程，以示例参数说明。
第一步：确定带宽需求。假设PIC有64个光通道，每通道需要EIC提供100 Gb/s的驱动与接收能力，总电带宽需求为6.4 Tb/s。若采用微凸点，单点速率按50 Gb/s计算，需要至少128个高速信号点，加上电源地，总点数约300~400，在20 μm间距下占用面积约0.16 mm²，可行。若单通道提升到200 Gb/s，微凸点寄生会显著恶化信号完整性，此时应转向混合键合。
第二步：估算功耗预算。互连功耗主要来自驱动器的充放电功耗，近似为 P ≈ N × C × V² × f × α，其中N为通道数，C为单通道互连电容，V为驱动电压，f为速率，α为翻转率。以微凸点C=100 fF、V=0.9 V、f=50 Gb/s、α=0.5为例，单通道功耗约2.0 mW，128通道约0.26 W。若换成混合键合C=5 fF，同样条件下单通道功耗约0.1 mW，128通道仅0.013 W，差距约20倍。在总功耗预算紧张时，混合键合的优势非常明显。
第三步：核算热预算。EIC的功耗密度通常在50~150 W/cm²，若采用F2F，热量需要穿过PIC衬底，等效热阻可能达到5~15 K·cm²/W，结温升高明显。若EIC功耗为2 W、面积4 mm²，功耗密度50 W/cm²，在10 K·cm²/W热阻下温升约500 K，显然不可接受。此时必须改用B2B让EIC功能面直接散热，或者降低EIC功耗密度。实际工程中，F2F更适合EIC功耗密度低于30 W/cm²的场景，超过这一量级应优先考虑B2B或加入微流道冷却。
选型决策参考（示例阈值，需结合具体工艺校准）：
- 总带宽 > 10 Tb/s 或单通道 > 100 Gb/s：优先混合键合 + F2F。
- 总带宽 3~10 Tb/s，EIC功耗密度 < 30 W/cm²：微凸点 + F2F 性价比最优。
- EIC功耗密度 > 50 W/cm²：优先 B2B，用TSV引出电源与低速信号，高速通道尽量短。
- 需要返修或小批量试制：微凸点优先，混合键合良率风险高。
四、一个综合示例：64通道PIC与EIC的架构选择
假设某64通道相干接收PIC，每通道需EIC提供80 Gb/s ADC/DAC接口，EIC总功耗3.5 W，芯片面积5 mm×5 mm，功耗密度14 W/cm²，热预算要求结温不超过85 ℃，环境温度45 ℃，允许温升40 K。按此条件：
- 带宽需求5.12 Tb/s，单通道80 Gb/s，微凸点可支持但需优化阻抗匹配。
- 功耗密度14 W/cm²，F2F热阻按8 K·cm²/W估算，温升约112 K，超过40 K预算，F2F不可行。
- 改用B2B，EIC功能面直接贴散热器，热阻降至2 K·cm²/W，温升约28 K，满足要求。
- B2B下高速信号需经TSV，单通道寄生约150 fF，80 Gb/s下功耗约3.5 mW/通道，64通道约0.22 W，可接受。
最终方案为：B2B堆叠 + TSV引出电源/地/低速控制 + 微凸点或短TSV实现高速通道互连。若后续带宽升级到单通道160 Gb/s，则需要重新评估混合键合与F2F配合微流道散热的组合。
工程提示：架构选型不是一次性的，建议在项目早期建立“带宽—功耗—热”三维约束表，把每种候选方案的关键参数填入，用统一量纲比较。混合键合与微凸点的选择往往取决于EIC SerDes的成熟度和可用IP，而不是单纯的技术指标。实际流片前，应通过热仿真和信号完整性仿真交叉验证，避免只凭经验判断。
总结来看，F2F与B2B的选择由热预算主导，混合键合与微凸点的选择由带宽密度和功耗预算主导，TSV则是B2B架构中不可回避的寄生来源。三者需要放在同一张约束表里权衡，才能得到真正可落地的三维集成架构。